第03章 输入输出系统.ppt

第三章输入输出系统 3 1输入输出系统综述3 28259A中断控制器 3 1输入输出系统综述 3 1 1输入 输出系统概述3 1 2输入 输出控制方式3 1 3输入 输出指令 3 1 1输入 输出系统概述 1 I O接口输入输出设备与CPU都是通过接口相连 计算机硬件系统结构图 3 1 1输入 输出系统概述 外设之间存在巨大的差异外设的种类繁多 性能各异外设输入输出的数据信号不同外设的工作速度差异很大综上 要实现CPU与外设的数据交互 必须有专门的硬件电路实现硬件信号的连接 该硬件电路即是接口电路 3 1 1输入 输出系统概述 接口电路是CPU与外设数据交互的中转站 它的作用和位置如下 3 1 1输入 输出系统概述 接口电路的功能如下 数据缓存或锁存为了缓解CPU与外设之间速度差异的矛盾 通常都在接口电路中设置有数据缓冲器或者锁存器地址译码和端口读写设置 保存控制命令和译码数据转换功能并行数据 串行数据中断管理功能通信联络功能接口中常设置有状态寄存器 用于保存外设的状态 供主机在查询方式时使用 能够保证接口和外设高效可靠的传输数据 3 1 1输入 输出系统概述 接口分类 按照数据传送方式分类并行接口 如显示器接口 并行打印机接口等 常用芯片如8255 8155 8755 串行接口 如串行通信接口 鼠标接口等 常用芯片如8250 16550按照是否可编程控制分类不可编程接口 如Intel8212通过连线确定是用于输入还是输出可编程接口按照接口的通用性分类通过接口 按照某种标准为多类外设设计的标准接口 如USB接口专用接口 专门为某种外设而设计的专用接口 如Intel的8279是键盘 显示器接口芯片 而8257是CRT控制接口芯片 按输入输出信号的类型分类数字接口 处理数字信号模拟接口 处理模拟信号 3 1 1输入 输出系统概述 2 端口端口概念接口电路中通常都设计有多个寄存器 CPU对接口电路的控制和访问 实际上就是对这些寄存器的访问 每个寄存器都有特定的地址 CPU通过地址选定要访问的寄存器 这些寄存器被称为端口寄存器 简称为端口 3 1 1输入 输出系统概述 按照端口中存放信息意义的不同 可分为3类控制端口 存放控制信息 由CPU通过控制命令写入数据端口 即数据缓存器或锁存器 存放CPU与外设要交互的数据信息状态端口 即状态寄存器 存放状态信息 反映出外设当前的工作状态 状态信息由接口电路自动生成 该端口只能由CPU读出而不能写入端口编址方式存储器统一编址方式独立编址方式 3 1 1输入 输出系统概述 按照端口中存放信息意义的不同 可分为3类控制端口 存放控制信息 由CPU通过控制命令写入数据端口 即数据缓存器或锁存器 存放CPU与外设要交互的数据信息状态端口 即状态寄存器 存放状态信息 反映出外设当前的工作状态 状态信息由接口电路自动生成 该端口只能由CPU读出而不能写入端口编址方式存储器统一编址方式独立编址方式独立编址方式下 只能使用I O指令访问I O空间 也只能使用存储器指令访问存储器空间 3 1 1输入 输出系统概述 3 端口地址译码 CPU是通过地址对不同的接口或端口加以区分的 把CPU送出的地址转变为芯片选择和端口区分的依据就是地址译码电路 地址译码概念 译码电路结构 3 1 1输入 输出系统概述 地址译码说明在微机系统中 I O译码电路除了受A0 A9这10根地址线所确定的地址范围的限制之外 还要用到其他一些控制信号 如 利用IOR或IOW信号控制对端口的读写 读端口数据时 IOR引脚电平有效向端口写数据时 IOW引脚电平有效利用AEN信号控制非DMA传送 用IOCS16控制对8位还是16位端口操作 用信号SBHE控制端口的奇偶地址 可见 在设计地址译码电路时 不仅要选择地址范围 还要根据CPU与I O端口交换数据时的流向 读 写 数据宽度 8位 16位 以及是否采用奇偶地址等要求来引入相应的控制信号 从而形成地址译码电路 3 1 1输入 输出系统概述 地址译码 线选法 高位地址线不经过译码 直接 或经反相器 分别接各存储器芯片或者端口的片选端来区别各芯片或端口的地址 3 1 1输入 输出系统概述 地址译码 全译码法 最终目标是唯一确定一个端口或寄存器的地址 需要所有地址线都参加译码 A9A8A7A6A5A4A3A2A1A0 1011110000 2F0H 个 输入端与非门 个 输入端或门 3 1 1输入 输出系统概述 地址译码 部分译码法 用片内寻址外的高位地址的一部分译码产生片选信号 例 设计一片内拥有 个端口的接口电路的 地址译码电路 其端口地址为 分析 由于接口芯片内部包含 个端口地址 应先选中芯片 再从选中的芯片内部选端口 因此 需要产生片选信号 故采用部分译码法 这理 只有高位地址线参加译码 产生片选信号 而低位地址线不经过译码电路 直接引入接口芯片 作为产生多个端口 地址范围 之用 3 1 1输入 输出系统概述 地址译码 部分译码法 题目要求端口地址范围是 可知 其输入地址线的取值为 0 其中 低 位地址 不参加译码电路译码 其值可变 用 示 是 地址变化范围 正好满足在接口芯片内部寻址 个端口的要求 高 位地址 的取值为 并且是固定不变的 作为门电路的输入 因此保证这 根输入线取值不变的条件下 输出线为低电平 即 的任何一种逻辑组合电路 都能满足本例设计要求 3 1 1输入 输出系统概述 地址译码 部分译码法 设计 符合上述译码要求的电路有许多 考虑到是单个接口 芯片 只需一个片选信号 故采用 门电路来组成译码电路 输入端与非门 个三输入端或非门 设计一片内拥有 个端口的接口电路的 地址译码电路 其端口地址为 3 1 1输入 输出系统概述 地址译码 部分译码法 设计一片内拥有 个端口的接口电路的 地址译码电路 其端口地址为 设计 如果我们用 和 个非门芯片 来实现可以吗 3 1 1输入 输出系统概述 端口地址译码电路一般有两种结构形式 固定式端口地址译码电路 硬件电路不改动 译码输出的地址或地址范围不变 门电路组合法译码器译码法可选式 开关式 端口地址译码 电路中有若干个 开关 硬件电路不改动 只改变开关的状态 就可以使译码输出的地址或地址范围发生变化 3 1 1输入 输出系统概述 门电路组合法 门电路译码法 门电路译码就是采用与门 与非门 反相器及或非门等简单逻辑门器件构成译码电路 例 设计一个端口地址为 的译码电路 分析 由于是单个端口地址的译码电路 不需要产生片选信号 故采用全译码方法 根地址线全部作为译码电路的输入线 参加译码 要求的端口地址是 可知 位输入地址线的取值是 3 1 1输入 输出系统概述 门电路组合法 门电路译码法 例 设计一个端口地址为 的译码电路 设计 能实现上述地址线取值的译码电路有很多种 一般采用门电路有与门 或门 非门及与非 或非等 下面电路固定式单个端口地址译码电路 3 1 1输入 输出系统概述 门电路组合法 门电路译码法 例 设计一个能能执行读 写操作的 端口地址的译码电路 设计 0 3 1 1输入 输出系统概述 译码器译码电路 如果接口电路需要使用多个端口地址 则采用译码器译码比较方便 如 双2 4译码器74LS139 3 8译码器74LS138 4 16译码器74LS154 等 3 1 1输入 输出系统概述 译码器译码电路 PC机中3 8译码器74LS138的译码实例 3 1 1输入 输出系统概述 译码器译码电路 PC机中3 8译码器74LS138的译码实例 3 1 1输入 输出系统概述 比较器比较法 例 设计一个 地址可以改变的端口地址译码电路 并且在 范围内可以任意选译某一个端口地址 设计 确定地址开关的位数题目要求 种选译 故采用 位地址开关 其次 地址开关不能直接在系统地址线上 需通过中介元件 比较器或异或门 进行地址转移 我们采用比较器 从题目要求的地址范围 可知 译码电路的输入地址的取值为 3 1 1输入 输出系统概述 比较器比较法 3 1 2输入 输出控制方式 无条件传送方式程序查询方式中断控制方式DMA方式 3 1 3输入 输出指令 1 IN INputwordorinputbyte 输入指令指令格式 INAX AL 端口地址操作 将指定端口的内容 字或字节 读入到累加器AX或AL中受影响的标志位 无说明 目标操作数一定是AX或者AL 当端口为16位时 一定是AX 当端口是8位时 一定用AL当端口地址在0 255之间时 可以在指令中直接给出端口地址 也可以使用DX 让DX中存放端口地址 当端口地址大于255时 必须使用DX 举例 INAL 20 把地址为20的端口中的内容 8位端口 传送到AX中INAX 20 把地址为20的端口中的内容 16位端口 传送到AX中INAL DX 把DX指出的端口内容 8位端口 传动到AL中INAX DX 把DX指出的端口内容 16位端口 传动到AL中 3 1 3输入 输出指令 2 OUT OUTputwordoroutputbyte 输出指令指令格式 OUT端口地址 AX AL操作 将累加器AX或AL的内容传送到指定的端口中受影响的标志位 无说明 同IN指令举例 OUT20 AL 把AX中的内容 8位端口 传送到地址为20的端口中OUT20 AX 把AX中的内容 16位端口 传送到地址为20的端口中OUTDX AL 把AL内容 8位端口 传动到DX指出的端口中OUTDX AX 把AL内容 16位端口 传动到DX指出的端口中 3 28259A中断控制器 3 2 18259A中断控制器结构介绍3 2 28259A工作原理介绍3 2 38259A编程控制方式3 2 4PC机中可屏蔽中断的硬件结构3 2 5硬件中断服务程序设计 3 2 18259A中断控制器结构介绍 8259A用于管理可屏蔽中断 其主要任务是接收外部设备的中断请求 然后根据优先级的高低和预先规定的排优规则决定哪个设备能够申请中断 由8259A向CPU发中断请求信号 当CPU响应此请求并给出中断应答之后 8259A还要把一个中断方式码通过数据总线交给CPU 供CPU识别是谁发出的中断请求 8259A引脚图 每个8259A有8个中断请求输入端 因此单个8259A可以处理8级中断 在不增加任何硬件线路的情况下 通过级连8259A最多可以管理64级中断 8259AINTAINTIR0IR1IR2IR3IR4IR5IR6IR7SP EN 到8086 INTACAS0CAS1INTCAS2IR0IR1IR2IR3IR4IR5IR6IR7SP EN 到8086 IR0INTAIR1IR2INTIR3IR4CAS0IR5CAS1IR6CAS2IR7SP EN IR0INTAIR1IR2INTIR3IR4CAS0IR5CAS1IR6CAS2IR7SP EN 8259A 中断请求输入 最多64条 8259A 8259A CPU对可屏蔽中断的响应 当外设通过8259A向CPU提出申请 且CPU的IF 1时 CPU就挂起正在处理的任务 进行中断响应和处理 整个过程如下 响应中断 读取8259A送来的方式码 将标志寄存器F的内容压栈 清除中断允许标志位IF和陷阱标志位TF 将代码段寄存器CS和指令指针IP的内容压栈 根据方式码找到服务程序入口 且调用服务程序 执行用户中断服务程序 将保存在栈中的IP和CS的内容从栈中弹回到IP和CS 将保存在栈中的标志寄存器F的内容从栈中弹回到标志寄存器F 从中断返回 以上过程的 由硬件自动完成 执行IRET指令实现 CPU对非屏蔽中断的响应这类中断不能被屏蔽 即使在关中断的情况下 IF 0 在执行完当前指令后 CPU也会立即响应 非屏蔽中断的方式码规定为2 响应非屏蔽中断的过程如下 将标志寄存器F的内容压栈 清除中断允许标志位IF和陷阱标志位TF 将代码段寄存器CS和指令指针IP的内容压栈 根据方式码 2 找到服务程序入口 且调用服务程序 执行非屏蔽中断服务程序 将保存在栈中的IP和CS的内容从栈中弹回到IP和CS 将保存在栈中的标志寄存器F的内容从栈中弹回到标志寄存器F 从中断返回 以上过程的 由硬件自动完成 执行IRET指令实现 8259A逻辑结构 数据总线缓冲器 读 写控制电路 级连缓冲器 比较器 D0 D7 CS RD WR A0 CAS0 CAS1 CAS2 SP EN 控制电路 INTAINT 中断屏蔽寄存器 IMR 优先权分析器 服务寄存器 ISR 中断请求寄存器 IRR IR0 IR7 1 中断请求寄存器 IRR 和服务寄存器 ISR IRR 用于存放所有正在请求服务的中断级ISR 用于存放所有正在被服务的中断级 在中断服务的过程中 在EOI 中断结束 命令使ISR复位之前 8259A不再接受优先级低的中断请求 2 优先级分析器 该逻辑部件确定IRR中所存的正在请求服务的各中断级中的最高优先级 将最高优先级的中断源选出来 送给ISR 优先级通常是IR0 IR1 IR7 可以通过软件改变 3 中断屏蔽寄存器 IMR 存放一个屏蔽字 该字 1 所对应的中断请求被封锁掉 即使中断请求出现 8259A也不再理会 内容可由程序修改 4 中断输出信号 INT 该引脚直接接至CPU的中断输入端 这是8259A输出给CPU的总的中断请求信号 5 中断响应信号 INTA CPU接受了8259A的中断请求之后 输出给8259A一个INTA脉冲通知8259A 并让8259A把一个中断向量码放到数据总线上 6 级连缓冲器 比较器 当多个8259A组合用于扩充系统的中断级数目时 该部件存储并比较系统中所使用的从中断控制器的识别码 3 2 28259A工作原理介绍 工作过程 1 中断源在中断请求输入端IR0 IR7上产生中断请求 2 中断请求被锁存在IRR中 通过IMR的过滤 结果送给优先级分析器 3 优先级分析器检出优先级最高的中断请求位 设置ISR中的对应位 4 控制电路接受中断请求 向CPU输出INT信号 5 CPU接受INT信号 接受8259A的中断请求后 给8259A一个INTA信号 要求得到中断的方式码 6 8259A通过数据总线把方式码传送给CUP 8 CPU读取该中断向量码 转移到相应的中断处理程序 9 中断结束是通过向8259A送一条EOI命令 使ISR复位来实现的 3 2 38259A编程控制方式8259A是可编程的中断控制器 可根据需要通过软件来设置它的工作方式 8259A的程序设计是通过使用两种命令字来实现的 这两种命令字由4个初始化命令字 ICW1 ICW4 和3个操作命令字 OCW1 OCW3 组成 由于8259A只有两个地址 奇地址A0 1和偶地址A0 0 但却有多个命令字 因此各命令字的设置要求按一定的顺序 8259A的初始化 ICW1 ICW2 ICW4 ICW3 SNGL 1 N Y A0 0 A0 1 A0 1 A0 1 1 初始化命令字ICWICW是初始设置时使用的命令 它包括ICW1 ICW4四种命令 用于设置8259A的工作方式 中断向量的高5位等 初始化命令字的设置过程必须按一定的顺序完成 1LTIM SNGL1 ICW1 D7D6D5D4D3D2D1D0 LTIM 中断检测位 1 电平检测 高电平 0 边缘检测 上升沿 SNGL 1 单独使用 0 级连使用 D4位为ICW1的特征位 必须为1 无论8259A处于什么状态 只要向8259A的偶地址写入一个第四位为1的命令字 8259A就认为是ICW1 从而进入到初始化操作 并将其后写入到奇地址的1 3字节的命令字作为ICW2 ICW4 T7T6T5T4T3 ICW2 D7D6D5D4D3D2D1D0 其高五位状态T7 T3即是中断向量码的高五位 低三位状态可为任意值 不使用 一旦ICW2设定后 8259A的8个输入端所管理的中断源的中断方式码即可确定下来 某一IR端的中断方式码的确定方法如下 中断方式码的高5位即是ICW2的高5位 而低3位则是该IR端的二进制编码值 例 初始化8259A时 设定的ICW2 15H 则IR3端的中断方式码则为13H ICW2 15H00010101IR3端的中断方式码 13H00010011ICW2的高5位3的二进制编码 由一片8259A引入的8级中断请求的类型码肯定连续中断类型码由对8259A初始化时写入的相应控制字ICW2来确定 ICW2只确定中断类型码的高5位 中断类型码低3位为相应的IR引脚的二进制编码 ICW2 S7S6S5S4S3S2 ID2S1 ID1S0 ID0 ICW3 D7D6D5D4D3D2D1D0 若8259A单独使用 则不需设置该命令字 只有在8259A级连使用时 才需要该命令字 若8259A作主控制器使用 则S7 S0的某一位为1 表示该8259A的相应的IR端连接有一个从属8259A 若S7 S0的某一位状态为0 则表示对应的IR端未连从属8259A 若8259A是作从属控制器使用 则ICW3的高5位为0 而低3位则是该从属8259A的识别地址 即它连接到主8259A的IR端的二进制编码值 例 假设系统中使用了两片8259A管理15级中断 从属控制器连接在主控制器的IR4端 则主控制器的ICW3应设置为10H 而从属8259A的ICW3应设置为04H 000SFNMBUFM SAEOI1 ICW4 D7D6D5D4D3D2D1D0 SFNM 1 特殊完全嵌套方式 0 完全嵌套方式 BUF 1 缓冲方式 0 非缓冲方式 M S 若BUF 0 则该位可忽略 若系统中只有一个8259A 则该位为1 否则 该位为1表示主控制器 为0表示从属控制器 AEOI 1 自动EOI方式 0 EOI方式 自动EOI方式 在CPU响应中断后 自动把ISR中为1的位清0 即清除中断标志EOI方式 在中断返回之前需要给8259A发送 特殊中断结束 命令字 清除中断标志 举例 1 在IBMPC IBMPC XT系统中 使用一片8259A管理中断 系统分配给8259A的地址是20H和21H 在系统初启时 已经对8259A进行了初始化 程序段如下 MOVAL 13H ICW18259A单独使用 边缘检测 不需要ICW3OUT20H ALMOVAL 08H ICW2IR0 IR7八个输入端的中断码分别为08H 0FHOUT21H ALMOVAL 09H ICW4使用缓冲方式和EOI方式OUT21H AL 2 在IBMPC AT系统中 使用两片8259A管理中断 从属8259A连接在主8259A的IR2端 系统分配给主8259A的地址是20H和21H 分配给从8259A的地址是0A0H和0A1H 在系统初启时 已经对两片8259A进行了初始化 程序段如下 初始化主8259AMOVAL 11H 8259A级连使用 边缘检测 需要ICW3OUT20H ALMOVAL 08H IR0 IR7八个输入端的中断方式码分别为08H 0FHOUT21H ALMOVAL 04H 在IR2端接有一从属8259AOUT21H ALMOVAL 11H 使用特殊完全嵌套方式 非缓冲方式和EOI方式OUT21H AL 初始化从8259AMOVAL 11H 8259A级连使用 边缘检测 需要ICW3OUT0A0H ALMOVAL 70H IR0 IR7八个输入端的中断方式码分别为70H 77HOUT0A1H ALMOVAL 02H 从属8259A连接在主8259A的IR2端OUT0A1H ALMOVAL 01H 使用非缓冲方式和EOI方式OUT0A1H AL 2 操作命令字OCWOCW是在操作过程中给出的命令字 初始设定结束后的命令都可以看作是OCW命令 M7M6M5M4M3M2M1M0 OCW1 D7D6D5D4D3D2D1D0 1 OCW1 中断屏蔽命令字 写入奇地址 用于设置IMR 中断屏蔽命令字是中断屏蔽寄存器置位 复位的命令 如果某条中断请求输入线对应的屏蔽位为1 该条线上的中断请求就被屏蔽了 通过8259A的奇地址输出给8259A的一个字节就是OCW1 例如 MOVAL 13HOUT21H AL执行这两条指令就把IR0 IR1和IR4上的中断请求封锁了 通过8259A的偶地址输出给8259A的命令被解释为ICW1 OCW2或OCW3 这三个命令是靠命令字的第3 4位区分的 D4 D3 00是OCW2 D4 D3 01是OCW3 D4 1是ICW1 RSLEOI00L2L1L0 OCW2 D7D6D5D4D3D2D1D0 2 OCW2 中断结束命令 EOI命令 写入偶地址 复位ISR EOI命令用于指定复位的ISR位及改变中断优先级 RSL意义00不指定 正常优先级方式 IR0 IR1 IR2 IR7 01复位由L2 L0指定的ISR位10优先级循环左移一级 略 11循环优先级方式 L2 L0指定的中断优先级最低 略 表8 2OCW2中R和SL位的意义 当EOI命令给出时 第7位R和第6位SL的四种组合的意义如表8 2 MOVAL 01100011BOUT20H AL MOVAL 11100011BOUT20H AL MOVAL 10100000BOUT20H AL 复位ISR的第3位 使得IR4的优先级最高 IR5次之 IR3的优先级最低 使得中断优先级在原有的基础上循环左移一级 MOVAL 00100000BOUT20H AL 复位ISR中数值为1的位 0ESMMSMM01PRRRS OCW3 D7D6D5D4D3D2D1D0 3 OCW3 指定屏蔽方式和读内部寄存器的命令 偶地址 其中 ESMM和SMM位用于取消上述的优先级方式 如果把一个ESMM和SMM位都为1的字节作为OCW3输出 那么 此后对那些未被封锁的中断请求将按照它们请求的顺序处理 而令ESMM和SMM位都为0 则使8259A返回到原来的优先级方式 P位用于把8259A指定为定时查询方式 发出P位为1的OCW3命令之后的第一个读命令 CPU将得到这样一个字节 I W2W1W0 这里 I 1表示有一个中断请求存在 最高中断级由W2 W0给出 I 0表示无中断请求存在 即 P 1时 查询是有中断请求存在 若存在 谁的优先级最高 例如 如果P 1 优先级顺序为 IR3 IR4 IR5 IR6 IR7 IR0 IR1 IR2且有两个中断出现在IR4和IR1上 那么执行指令INAL 20H之后 AL的内容是1 100 P 0 RR 1时 是读IRR或ISR的命令 1 如果P 0 RR 1 RS 0 则从偶地址中读取IRR 2 如果P 0 RR 1 RS 1 则从偶地址中读取ISR 3 IMR的内容可以随时从8259A的奇地址读取 读IRRMOVAL 00001010BOUT20H ALINAL 20H 读ISRMOVAL 00001011BOUT20H ALINAL 20H 读IMRINAL 21H 3 2 4PC机中可屏蔽中断的硬件结构 3 2 4PC机中可屏蔽中断的硬件结构 PC机中使用两片8259A 管理15级可屏蔽中断系统分配给主8259A的端口地址为20H和21H系统分配给从8259A的端口地址为0A0H和0A1H两片8259A均采用固定优先级的方式管理中断源整个系统中的中断优先级别从高到低依次为 主IR0 主IR1 从IR0 IR7 主IR3 IR7根据BIOS初始化的设置 两片8259A均采用了EOI方式 见ICW4 因此需要用户发出EOI命令 主8259A的初始化程序如下 MOVAL 11H ICW1 8259A级联 边沿检测OUT20H ALMOVAL 08H ICW2 设置中断向量的高5位OUT21H ALMOVAL 04H ICW3 主8259A的IR2端接有一片从8259AOUT21H ALMOVAL 11H ICW4 特殊完全嵌套方式 非自动EOI方式OUT21H AL 从8259A的初始化程序如下 MOVAL 11H ICW1 8259A级联 边沿检测OUT0A0H ALMOVAL 70H ICW2 设置中断向量的高5位OUT0A1H ALMOVAL 02H ICW3 该8259A接入到主8259A的IR2端OUT0A1H ALMOVAL 01H ICW4 完全嵌套方式 非自动EOI方式OUT0A1H AL 表 PC机中可屏蔽中断的中断号分配 3 2 5硬件中断服务程序设计 硬件中断程序设计硬件中断与软件中断的比较 保护现场中断服务程序恢复现场中断返回 主程序 中断服务程序 保护现场STI中断服务程序CLI恢复现场中断返回 主程序 中断服务程序1 中断服务程序2 中断的过程 主程序 IRET 中断服务程序 断点 中断请求 中断请求可以来自处理器外部的中断源 也可以由处理器执行指令引起 65 硬件中断程序设计 主程序设计CPU部分设置堆栈指针 SS和SP 设置中断向量 保存原先的中断向量 写入新的中断向量开关中断 对IF标志位控制中断控制器8259A部分 设置8259A的工作方式通用外设接口部分 选择接口的工作方式和设置接口的中断开放位等 硬件中断程序设计 硬件中断服务程序设计包括5个步骤保护现场清除中断标志 8259A中ISR的内容 任务处理执行时间尽量短 应尽量避免使用 INT21H 的1H 0CH号子功能 恢复现场中断返回 68 硬件中断程序设计举例 设计要求 设微机系统ISA总线的B4端子外接一个单脉冲发生器 它受手动按钮控制 按动一次就产生一个