设计任务及方案分析.doc

第一章 设计任务及方案分析1.设计任务及要求利用AT89S51单片机的P1.0P1.3接四个发光二极管L1L4，用来指示当前计数的数据；用P1.4P1.7作为预置数据的输入端，接四个拨动开关K1K4，用P3.6/WR和P3.7/RD端口接两个轻触开关，用来作加计数和减计数开关。具体的电路原理图如下图所示2 电路原理图 第二章 芯片功能简介AT89S51是一个低功耗，高性能CMOS 8位单片机，片内含4k Bytes ISP(In-system programmable)的可反复擦写1000次的Flash只读程序存储器，器件采用ATMEL公司的高密度、非易失性存储技术制造，兼容标准MCS-51指令系统及80C51引脚结构，芯片内集成了通用8位中央处理器和ISP Flash存储单元，AT89S51在众多嵌入式控制应用系统中得到广泛应用。1、AT89S51主要功能列举如下：1、为一般控制应用的 8 位单芯片2、晶片内部具时钟振荡器（传统最高工作频率可至 12MHz）3、内部程式存储器（ROM）为 4KB4、内部数据存储器（RAM）为 128B5、外部程序存储器可扩充至 64KB6、外部数据存储器可扩充至 64KB7、32 条双向输入输出线，且每条均可以单独做 I/O 的控制8、5 个中断向量源9、2 组独立的 16 位定时器10、1 个全多工串行通信端口11、8751 及 8752 单芯片具有数据保密的功能12、单芯片提供位逻辑运算指令2.主要性能特点1）、4k Bytes Flash片内程序存储器； 2）、128 bytes的随机存取数据存储器（RAM）； 3）、32个外部双向输入/输出（I/O）口； 4）、5个中断优先级、2层中断嵌套中断； 5）、6个中断源； 6）、2个16位可编程定时器/计数器； 7）、2个全双工串行通信口； 8）、看门狗（WDT）电路； 9）、片内振荡器和时钟电路； 10）、与MCS-51兼容； 11）、全静态工作：0Hz-33MHz； 12）、三级程序存储器保密锁定； 13）、可编程串行通道； 14）、低功耗的闲置和掉电模式。 3.管脚说明VCC：电源电压输入端。 GND：电源地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的低八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 PDIP封装的AT89S51管脚图P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口除了作为普通I/O口，还有第二功能： P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断0） P3.3 /INT1（外部中断1） P3.4 T0（T0定时器的外部计数输入） P3.5 T1（T1定时器的外部计数输入） P3.6 /WR（外部数据存储器的写选通） P3.7 /RD（外部数据存储器的读选通） P3口同时为闪烁编程和编程校验接收一些控制信号。 I/O口作为输入口时有两种工作方式，即所谓的读端口与读引脚。读端口时实际上并不从外部读入数据，而是把端口锁存器的内容读入到内部总线，经过某种运算或变换后再写回到端口锁存器。只有读端口时才真正地把外部的数据读入到内部总线。89C51的P0、P1、P2、P3口作为输入时都是准双向口。除了P1口外P0、P2、P3口都还有其他的功能。 RST：复位输入端，高电平有效。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 ALE/PROG：地址锁存允许/编程脉冲信号端。当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的低位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。 PSEN：外部程序存储器的选通信号，低电平有效。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。 EA/VPP：外部程序存储器访问允许。当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。 XTAL1：片内振荡器反相放大器和时钟发生器的输入端。 XTAL2：片内振荡器反相放大器的输出端。4、AT89S51各引脚功能介绍：VCC：AT89S51 电源正端输入，接+5V。VSS：电源地端。XTAL1：单芯片系统时钟的反相放大器输入端。XTAL2：系统时钟的反相放大器输出端，一般在设计上只要在 XTAL1 和 XTAL2 上接上一只石英振荡晶体系统就可以动作了，此外可以在两引脚与地之间加入一 20PF 的小电容，可以使系统更稳定，避免噪声干扰而死机。RESET：AT89S51的重置引脚，高电平动作，当要对晶片重置时，只要对此引脚电平提升至高电平并保持两个机器周期以上的时间，AT89S51便能完成系统重置的各项动作，使得内部特殊功能寄存器之内容均被设成已知状态，并且至地址0000H处开始读入程序代码而执行程序。EA/Vpp：EA为英文External Access的缩写，表示存取外部程序代码之意，低电平动作，也就是说当此引脚接低电平后，系统会取用外部的程序代码（存于外部EPROM中）来执行程序。因此在8031及8032中，EA引脚必须接低电平，因为其内部无程序存储器空间。如果是使用 8751 内部程序空间时，此引脚要接成高电平。此外，在将程序代码烧录至8751内部EPROM时，可以利用此引脚来输入21V的烧录高压（Vpp）。ALE/PROG：ALE是英文Address Latch Enable的缩写，表示地址锁存器启用信号。AT89S51可以利用这支引脚来触发外部的8位锁存器（如74LS373），将端口0的地址总线（A0A7）锁进锁存器中，因为AT89S51是以多工的方式送出地址及数据。平时在程序执行时ALE引脚的输出频率约是系统工作频率的1/6，因此可以用来驱动其他周边晶片的时基输入。此外在烧录8751程序代码时，此引脚会被当成程序规划的特殊功能来使用。PSEN：此为Program Store Enable的缩写，其意为程序储存启用，当8051被设成为读取外部程序代码工作模式时（EA=0），会送出此信号以便取得程序代码，通常这支脚是接到EPROM的OE脚。AT89S51可以利用PSEN及RD引脚分别启用存在外部的RAM与EPROM，使得数据存储器与程序存储器可以合并在一起而共用64K的定址范围。PORT0（P0.0P0.7）：端口0是一个8位宽的开路汲极（Open Drain）双向输出入端口，共有8个位，P0.0表示位0，P0.1表示位1，依此类推。其他三个I/O端口（P1、P2、P3）则不具有此电路组态，而是内部有一提升电路，P0在当做I/O用时可以推动8个LS的TTL负载。如果当EA引脚为低电平时（即取用外部程序代码或数据存储器），P0就以多工方式提供地址总线（A0A7）及数据总线（D0D7）。设计者必须外加一锁存器将端口0送出的地址栓锁住成为A0A7，再配合端口2所送出的A8A15合成一完整的16位地址总线，而定址到64K的外部存储器空间。PORT2（P2.0P2.7）：端口2是具有内部提升电路的双向I/O端口，每一个引脚可以推动4个LS的TTL负载，若将端口2的输出设为高电平时，此端口便能当成输入端口来使用。P2除了当做一般I/O端口使用外，若是在AT89S51扩充外接程序存储器或数据存储器时，也提供地址总线的高字节A8A15，这个时候P2便不能当做I/O来使用了。PORT1（P1.0P1.7）：端口1也是具有内部提升电路的双向I/O端口，其输出缓冲器可以推动4个LS TTL负载，同样地若将端口1的输出设为高电平，便是由此端口来输入数据。如果是使用8052或是8032的话，P1.0又当做定时器2的外部脉冲输入脚，而P1.1可以有T2EX功能，可以做外部中断输入的触发脚位。PORT3（P3.0P3.7）：端口3也具有内部提升电路的双向I/O端口，其输出缓冲器可以推动4个TTL负载，同时还多工具有其他的额外特殊功能，包括串行通信、外部中断控制、计时计数控制及外部数据存储器内容的读取或写入控制等功能。其引脚分配如下：P3.0：RXD，串行通信输入。P3.1：TXD，串行通信输出。P3.2：INT0，外部中断0输入。P3.3：INT1，外部中断1输入。P3.4：T0，计时计数器0输入。P3.5：T1，计时计数器1输入。P3.6：WR：外部数据存储器的写入信号。P3.7：RD，外部数据存储器的读取信号。AT89S51单片机内部结构框图第三章 硬件系统电路设计1 系统板上硬件连线 1） 把“单片机系统”区域中的P1.0P1.3端口用8芯排线连接到“八路发光二极管指示模块”区域中的L1L4上；要求：P1.0对应着L1，P1.1对应着L2，P1.2对应着L3，P1.3对应着L4；2） 把“单片机系统”区域中的P3.0/RXD，P3.1/TXD，P3.2/INT0，P3.3/INT1用导线连接到“四路拨动开关”区域中的K1K4上； 3） 把“单片机系统”区域中的P3.6/WR，P3.7/RD用导线连接到“独立式键盘”区域中的SP1和SP2上； 2 程序设计内容 1） 两个独立式按键识别的处理过程；2) 预置初值读取的问题 3) LED输出指示 3硬件连接图及其电路仿真第四章 性能分析1 程序框图 6 汇编源程序 （当P3.0-P3.3接地时，初始运行灯全亮）COUNTEQU 30H ORG 00H START:MOV A,P3 ANL A,#0FH ;A与立即数#0FH按位与，结果送入A中 (屏蔽掉P3.4-P3.7)MOV COUNT,A ;将用户预置的值送到countMOV P1,A SK2:JB P3.6,SK1 ;直接寻址位P3.6,为1转移LCALL DELY10MS JB P3.6,SK1 INC COUNT MOV A,COUNT CJNE A,#16,NEXT MOV A,P3 ANL A,#0FH MOV COUNT,A NEXT:MOV P1,A WAIT:JNB P3.6,WAIT ;直接寻址P3.6为0转移LJMP SK2 SK1: JB P3.7,SK2 LCALL DELY10MS JB P3.7,SK2 DEC COUNT ；累加器减1MOV A,COUNT CJNE A,#0FFH,NEX ；累加器与立即数不等转移 #0FFH改为16或0F都可以MOV A,P3 ANL A,#0FH MOV COUNT,A NEX:MOV P1,A WAIT2:JNB P3.7,WAIT2 LJMP SK2 DELY10MS:MOV R6,#20 MOV R7,#248 D1:DJNZ R7,$ DJNZ R6,D1 RET END 第五章 总结两周的课程设计结束了，在这次的课程设计中不仅检验了我所学习的知识，也培养了我如何去把握一件事情，如何去做一件事情，又如何完成一件事情。在设计过程中，我应在过程从始至终都保持一种严谨认真积极的精神状态面对课程设计，在自我困惑的时候不应产生消极态度，可以采取与其他同学讨论的方式来面对问题。课程设计是我们专业课程知识综合应用的实践训练，着是我们迈向社会，从事职业工作前一个必不少的过程”千里之行始于足下”，通过这次课程设计，我深深体会到这句千古名言的真正含义我今天认真的进行课程设计，学会脚踏实地迈开这一步，就是为明天能稳健地在社会大潮中奔跑打下坚实的基础开始面对本次课程设计的题目的时候，我没有马上确定自己