第二章 逻辑代数与逻辑门电路(4).ppt

2 4集成逻辑门电路 本节要讨论的主要问题是各种逻辑门电路的结构和工作原理 本节内容有所了解即可 集成逻辑门可分为双极型和单极型两大类 双极型集成逻辑门以二极管 三极管作为开关元件 电流通过PN结流动 DTL 晶体二极管 三极管逻辑电路TTL 晶体三极管 三极管逻辑电路ECL 射极耦合逻辑电路I2L 集成注入逻辑电路 集成逻辑门可分为双极型和单极型两大类 单极型集成逻辑门以MOS管作为开关元件 电流通过导电沟道流动 PMOS P沟道MOS逻辑电路NMOS N沟道MOS逻辑电路CMOS 互补MOS逻辑电路 2 4 1开关器件 逻辑门电路是依赖具体的物理器件实现的 要体现逻辑状态中的 0 1 这一器件就必须具有两个可明显区分的状态 能产生两种截然不同状态的器件称为开关 其特性分析如下 一 理想开关 1 稳态特性 当开关K合上时 开关的状态为 接通 称开关处于 开态 1 稳态特性 开关处于 开态 时 电路中的R U均为零 在特性曲线上属A0段 当开关K打开时 开关的状态为 关闭 称开关处于 关态 开关处于 关态 时 电路中的R I 0 在特性曲线上属0B段 从理想开关的伏安关系上可知 A0段为开关的导通区 0B段为开关的截止区 二 晶体二极管开关 是指开关从开态到关态或由关态到开态所需要的时间 也就是上升时间和下降时间 在理想开关时这两者均为零 2 过渡特性 在前续课程中已知 晶体二极管具有单向导电的特性 可作开关对待 当晶体二极管正偏时 处于导通状态属 开态 反偏时处于截止状态属 关态 1 稳态特性 UT为门限电压 锗是0 3V 硅是0 7V 与理想开关的特性比较 这里也有两个区段 AB段为导通区 即开态 特性为 B0段为截止区 即关态 特性为 可得两个等效电路 2 过渡特性 当外加电压Ui UT时 晶体二极管处于 开态 即导通 当外加电压Ui UT时 晶体二极管处于 关态 即截止 若门限电压UT 0时 警惕二极管就可以视为一个理想开关 当外加电压Ui UT时 开关需要经过 正向导通时间 来建立载流子梯度 使开关接通 当外加电压Ui UT时 开关需要经过 反向恢复时间 来克服载流子的存储效应和结电容效应 使开关断开 晶体二极管作为开关 在开启和关闭时是需要时间的 三 晶体三极管开关 晶体三极管交替工作在饱和和截止区就可以视为开关 晶体三极管的三种组态都可以用来做开关 在此以共发射极电路为例来讨论 1 稳态特性 由于是工作在极限状态 输出特性可由两条直线A0段和B0段组成 它近似与理想开关的特性曲线 1 稳态特性 在A0段属饱和区 Uce Uces 饱和压降 硅管为0 3V 集电极饱和电流 在B0段属截止区 Uc Ec Ic Icbo 集电极反向电流 由上述的式子 可导出三极管大信号时的等效电路 由于晶体三极管是电流控制电流器件 当基极电流Ib Ibs 临界饱和电流 晶体管处于饱和状态 开态 有 其中 o是共发射极组态直流短路电流放大倍数 输出阻抗很小 当基极电流Ib 0时 Ub UT 一般有Ube 0 晶体管处于截止状态 关态 有 Uce Ec 输出阻抗很大 2 过渡特性 这里的参数较多 应知道晶体管的 开启时间 关闭时间 等 它们都是在纳秒数量级 一般 关闭时间 要大于 开启时间 影响到晶体管的工作频率 为得到速度更高的目的 让晶体管工作在截止 放大 截止的状态 这种开关称为非饱和型开关 2 4 2分立元件逻辑门电路 这里用晶体二极管 三极管和电阻 电容来构成逻辑门电路 主要是为了加深对集成电路的理解 在实际中用分立元件来建立门电路的情况现在几乎没有了 一 二极管与门 若输入信号仅有两种取值且低电平为0V 高电平为3V 1 输入A B C均为高电平 二极管均导通 若导通压降为0 7V 则输出电压F为3 0 7 3 7V高电平 一 二极管与门 2 输入A B C中有一个为低电平 若UA 0V UB UC 3V 最上面的二极管导通 输出电压F被钳位与0 7V 属低电平 若采用正逻辑约定 高电平为1 低电平为0 则此电路的逻辑功能为F ABC 二 二极管或门 1 输入A B C均为低电平 二极管均导通 输出电压F为0 7V 属低电平 2 输入A B C中有一个为高电平时 若UA 3V UB UC 0V 最上面的二极管导通 输出电压F被钳位与2 3V 属高电平 F A B C 三 三极管非门 四 复合管 在实际的应用中 高 低电平的值允许有一定的范围 通常要满足以下的条件 1 输入 出 高 低 电平应相同 串联几级后输出电平应没有大的变化 2 高 低电平的差值应足够大 用于提高抗干扰能力 3 各个门要有一定的驱动能力 保证输出电平在允许的范围内 一个可实用的分立元件构成的与非门电路 2 4 3TTL集成与非门 TTL电路 即晶体管 晶体管逻辑电路的英文缩写 自上世纪60年代以来 就得到了广泛的应用 目前它约占整个集成电路产品数量的一半 在中 小规模集成电路中应用最为普遍 TTL电路中最典型的产品是以美国德克萨斯仪器公司的产品标准生产的54 74系列电路 54系列属军品 74系列书民品 一 典型的TTL与非门 1 电路组成 1 电路组成 这个典型的TTL基本电路是电压驱动 多个输入 单个输出的与非门 整个电路由四个晶体管和四个电阻组成 通常可分成三个部分 输入级由R1和T1构成 T1是多发射极晶体三极管 作用一是实现 与 逻辑功能 二是T2管由饱和变为截止的过程中 其基区存储的电荷可通过T1的IC1加速泄放掉 促使T2管截止 是电路的转换速度大大提高 1 电路组成 中间倒相级由R2 R3和T2组成 T2管是关键 它构成倒相级 其集电极与发射极输出反相 起缓冲作用以满足输出级互补式工作要求 输出级由R4和T3 T4组成 T3 T4二个管子构成推拉级输出 2 工作原理 输入端A B C全为高电平 3 6V 的情况电源经过R1和T1的bc结向T2注入基极电流 使T2进入饱和状态 T2的发射极电流为T5提供足够的基极电流 使T3进入饱和状态 输出电压F 0 3V 为低电平 称此时的电路处于 开态 有Ub1 UBC1 UBE2 UBE3 2 1V Ub2 1 4V Ub4 UC2 UBE3 UCE2 1V UD 0V Ub3 0 7V Uc5 F 0 3V UBE1 UB1 3 6 2 1 3 6 1 5V 0 2 工作原理 输入至少有一个为低电平 0 3V 的情况设A为低电平 其它输入端均为高电平 T1中与A相接的发射结导通 使T1的基极电位被钳在1V 造成T1处于深度饱和状态 使T2 T3截止 T4导通 输出电压F 3 6V 为高电平 称此时电路处于 关态 有Ub1 1V Ub2 0 4V Ub3 0V Ub4 5V F Ucc Ube4 UD 5 0 7 0 7 3 6V这里忽略了R2上的压降 TTL与非门工作时各晶体管的工作状态 3 外部特性 这里仅讨论电压传输特性 即输出电压Uo随输入电压Ui的变化曲线 BC段 输入Ui 0 6V时 T2开始导通 但只要0 6V Ui 1 5V Uc1仍低于1 4V 则T3不能导通 Ic2随Ui的增加而上升 Uc2开始下降 T4有跟随作用 使输出电压开始下降 这一段也称为线性下降区 CD段 在这一段 输入只要增加一点 输出电压就迅速下降到低电平 当Ui 1 3V时 Ub2 1 4V Ub3 0 7V T3开始导通 Ib3从无到有 从有到大 而T3的输入电阻很小 再与R3并联 减少了R3的负反馈作用 T2的放大倍数增加 Uc2很快下降 T4开始截止 CD段 T3很快饱和 输出电压为低电平 这一段称为转折区 转折区中点所对应的输入电压称为门限电压UT 典型的TTL与非门的门限电压UT 1 3V 1 4V DE段 此时输入Ui 1 4V T2 T3均饱和导通 输出为低电平 输入再增加 输出基本保持不变始终为低电平 4 主要参数 输出高电平UOHTTL与非门处于关态时的输出电压 输出低电平UOLTTL与非门处于开态时的输出电压 开门电平Uon保证输出为低电平时所允许的最小输入高电平通常为Uon 1 8V 关门电平Uoff保证输出为高电平时所允许的最大输入高电平通常为Uoff 0 8V 门限电压UTUT 1 3V 1 4V 噪声容限指在不出现逻辑错误的情况下 电路所允许的最大干扰 通常认为Uoff越大Uon越小噪声容限就越大抗干扰能力就越强 开关速度 从输入状态跳变到输出状态得到响应所需要的时间 晶体管的存储效应和输入 输出端寄生参数造成的延迟 将输入信号上升沿的50 处到输出信号下降沿的50 处 这段时间定义为开态传输时间tpon 将输入信号下降沿的50 处到输出信号上升沿的50 处 这段时间定义为关态传输时间tpoff 输入短路电流Iis 灌电流 一般用平均传输延迟时间tpd来表示TTL与非门的开关速度 将某个输入端接地 其余输入端悬空 流出这个输入端的电流 Iis作为负载灌入前级同类门的电流其大小影响着与非门的负载能力 其越小与非门的负载能力就越大 输入漏电流IiH 拉电流 将某个输入端接高电平 其余输入端悬空 流入这个输入端的电流 通常有Iis IiH 在考虑负载能力时以Iis为主 扇出系数No 扇入系数Ni 扇出系数用于表示与非门驱动同类门的能力 ILmax 灌入T5的最大负载电流 一般情况有No 8 扇入系数用于表示与非门的输入端个数 一般情况有Ni 4 8 多余输入端的处理 在实际中 对TTL与非门的多余输入端的常用处理方法 a 多余端悬空 相当于接 1 b 多余端与电源 或高电平 并接 c 多余端与信号端并接 d 将多余端剪掉 常用TTL门电路芯片 1 常用TTL门电路芯片 2 常用TTL门电路芯片 3 常用TTL门电路芯片 4 常用TTL门电路芯片 5 常用TTL门电路芯片 6 二 TTL与非门电路的其它类型 上述讨论的是TTL电路的基本形式 随着科学技术的发展尤其是工艺水平的极大提高 商家还生产了许多TTL派生产品 如与门 非门 或门 或非门 与或非门 异或门 同或门 集电极开路门 三态门 传输门等等 这里重点介绍集电极开路门 三态门和传输门 1 集电极开路门 OC门 在TTL与非门的应用中有这样的情况 两个TTL与非门输出端并联时 若一个处于关态 高电平 一个处于开态 低电平 即一个门的T4和D导通 T3截止 另一个门T4和D截止 T3饱和导通时 将产生一个大的穿透电流流过各门的导通管 造成逻辑错误或管子损坏 为此 一般的TTL门电路不容许将多个门电路并联使用 为了解决并联问题 专门设计了一种电路就是集电极开路与非门也称OC门 OpenCollectorGate OC门电路及电路符号 OC门实现线与 OC门实现总线传输 使用OC门电路的好处 可实现 线与 逻辑 实现总线传输 方便电平转换 2 三态门电路 TS门 三态门 TriStateGate 电路是数字系统中广泛应用的一种特殊门电路 它有三种输出状态 高电平 低电平 高阻状态 前两者为工作态 后者为禁止态 应注意这里的禁止态 它不是一个逻辑值或逻辑状态 在这一状态下表明这个门电路与其它电路无关 是逻辑上无关电路上仍相接 TS门电路及电路符号 TS门电路工作原理 电路中若控制端E D为低电平 0 则T5饱和导通 UBE6 0 3V T6截止 UC6 1V D2截止 此时 电路如普通与非门一样 其输出F AB 即三态门处于工作状态 电路中若控制端E D为高电平 1 则T5截止 则T6饱和导通 UC6 0 3V D2导通 此时 相当于与非门有一输入为 0 故T2 T3均截止 而UC2 1V被D嵌位 从而使T4 D1也截止 输出端F处在高阻悬浮状态 即三态门处于禁止态 TS门实现总线传输 2 4 4MOS门电路 PMOS P沟道MOS逻辑电路NMOS N沟道MOS逻辑电路CMOS 互补MOS逻辑电路 静态功耗极微 在nW级 速度接近TTL电路 传输特性陡峭 抗干扰能力强 电源利用率高 电源电压允许范围大 3V 15V 负载能力强 扇出系数大于50 1 CMOS反相器 T1为增强型NMOS管属工作管 T2为增强型PMOS管属负载管 两者参数一致且互补 两者的栅极相连为输入端 漏极相连为输出端 电源电压UDD应大于T1管开启电压UTN和T2管开启电压UTP的绝对值之和 通常在5V 以便与TTL电路兼容 当输入Ui为低电平 0 0V 时 T1的栅源电压UGS1 0 T1截止 同时 由于T2的栅源电压UGS2 UTP T2导通 输出端UO UDD为高电平 1 当输入Ui为高电平 1 UDD 时 T1的栅源电压UGS1 UDD T1导通 同时 由于T2的栅源电压UGS2 0V T2截止 输出端与电源断开 UO 0V为低电平 0 由此可知 电路实现了非逻辑功能 传输特性的解释 图示一典型CMOS反相器的电压传输特性曲线 分五段来讨论 A段 0V Ui UTN T2导通 T1截止 输出电压UO UDD B段 UTN Ui U UDD 2 T1开始导通 电路中有较小电流流过 T2出现压降 输出电压UO开始降低 C段 当Ui增大至U 附近时 T1 T2均导通 电路中有较大电流流过 此时只要Ui有微小增加 输出电压UO便急剧下降 D段 U Ui UDD UTP UTP是负值 有UDD UTP UDD UTP T2导通程度逐渐减小 T1导通程度逐渐增大 输出电压UO