复习题(含答案).doc

一、填空题 1、若X=+1100，则 X原 =_，-X补 = _。(假设字长为8bit) 2、43.12510= _2=_8421BCD 。3、F(A,B,C)被称为 表达式,其最大项表达式F(A,B,C)（ ）。4、由JK触发器连成的T触发器，当T=1时，可以实现 触发器的功能，此时触发器的特性方程Qn+1 。5、4位的移位寄存器最多可以实现模 的环形计数器和模 的扭环形计数器。6、集成计数器的置数方式分为 和 。7、由555定时器和R、C元件连成的单稳态触发器，将 端作为触发信号输入端，输出的脉冲宽度表达式为 。8、1K4的RAM有_10_条地址线，如设计实现4K8的RAM电路，至少需要_个1K4的RAM芯片。9、 VHDL语言结构由库、程序包、_、_和配置五个部分组成。10、当今主流的可编程逻辑器件主要分为 CPLD 和 FPGA 两大类。二、单项选择题 以下每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。1、下列四种类型的逻辑门中，输出端不可以并接使用的是( A )。A . 推拉式输出TTL电路 B . OC 门 C. 三态门(TSL) D . CMOS电路的OD门2、标准或与式是由 ( C )构成的逻辑表达式。A. 与项相或 B . 最小项相或 C . 最大项相与 D . 或项相与3、以下VHDL语句中，属于顺序语句的是( D )。A元件例化语句 B进程语句 C条件信号赋值语句 D CASE语句4、不能产生脉冲波形的电路是（ B ）。A. 施密特触发器B. T触发器C. 多谐振荡器D. 单稳态触发器5. 一个文件名为counter.bdf的文件属于开发设计PLD的（ C ）输入文件。 A. HDL文本 B. 状态机 C.图形输入 D. 波形仿真答案：一、填空1、00001100， 11110100 2、（101011.001）2 ，01000011.000100100101 3、最小项、 4、T, 5 4，8 6 同步，异步 7、 , 1.1RC 8、11, 8 9、结构体，实体 10、CPLD，FPGA 二、选择题A C D B C三、组合电路部分1、分析下图所示电路，写出F1，F2的逻辑表达式。 解： 2、设计一个三线排队电路，其逻辑功能是：信号A、B、C通过排队电路分别由、输出，在同一时刻只允许一个信号通过，如果同时有两个或两个以上的信号出现时，则输入信号按A、B、C顺序通过。要求： 1）写出设计全过程；2）画出逻辑电路图；3）用与非门实现。解：（10分）4.在只有原变量输入、没有反变量输入条件下，用与非门设计实现下列逻辑函数的组合电路。（要求器件数最少，画出逻辑电路）解： 1、2、 5、利用3线-8线译码器74LS138和适当的门电路设计下面的两输出组合逻辑电路，写出Y1、Y2的最小项表达式，并完成图示的逻辑电路图。 解1、 将逻辑函数和74LS138的输出表达式进行比较，并设A=A2，B=A1，C=A0，则 2.根据此表达式即可画出逻辑图. 6、利用8选1数据选择器实现组合逻辑函数，并给出正确的电路连接图。（10分） 解：写出逻辑函数F的最小项表达式： F= 合并最小项：F=将逻辑函数F和8选1数据选择器的输出逻辑表达式进行比较，设A=A2，B=A1，C=A0。 则可得： D1=D7=1；D2=D；D4=D5=D6=；D0=D3=0 由此即得如图所示的逻辑图：实验电路见书 四、 画触发器输出波形：1. 解： 2. 现有二输入端的与门、二输入端的或非门和上边沿D触发器，试组成JK触发器，写出转换过程和画出电路。（2）令两个特性方程相等，并变换成相应的表达式。 （3）画出电路 3用模4计数器和 2-4线译码器（74LS139）构成一个四流水灯电路。JK触发器构成模4加法计数器 D触发器构成模4加法计数器JK触发器构成模4减法计数器 D触发器构成模4减法计数五、时序电路： 10、分析下图所示电路要求：1）、写出驱动方程、状态方程、时钟方程；2）、列出状态转移表，画出完整状态转移图；3）、说明电路的逻辑功能和启动特性。解1、(共15分)电路为异步模6加法计数器，可以自启动。11、（1）采用置数法，使用74LS161设计一个模6的计数器，其中S0=0011，要求写出SM-1的二进制代码，反馈置数函数和画出逻辑电路图、状态图。（2）采用异步清零法，使用74LS161设计一个模4的计数器，要求写出SM的二进制代码，反馈清零函数和画出逻辑电路图、状态图。解（1）SM-1 =1000、/LD= /Q3逻辑图状态转移图如下:（2）SN =0100、/CR= /Q2逻辑图状态转移图如下:（2）采用异步清零法，使用74LS160设计一个模43的计数器，要求写出SM的二进制代码，反馈清零函数和画出逻辑电路图。2 双向移位寄存器CT74LS194的功能表如下表所示，试分析图一所示逻辑电路。 要求：1、画出状态转移表；（注：电路在清零后开始） 2、说明电路实现了多少进制计数，写出反馈移位函数DSR(1)； 3、 电路接成了何种类型的计数器 ？1）、状态转移表 2）、电路实现模11的计数 3）、电路接成扭环计数器， 1. 用74LS161及与非门设计一个212的加法计数器，写出设计过程，画出电路图和完整状态转换图。六、VHDL部分阅读下面一段VHDL程序，并根据程序回答以下问题： LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL; ENTITY myjkff ISPORT(j,k,clr:IN STD_LOGIC; clk:IN STD_LOGIC; q,qn:BUFFER STD_LOGIC);END myjkff;ARCHITECTURE one OF myjkff ISBEGINPROCESS(j,k,clr,clk) VARIABLE jk:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGINjk:=(j & k); IF clr=0 THEN q=0;qn q =q; qn q = 0; qn