反相器电路、版图及特性.ppt

三 反相器电路 版图及特性 1 反相器的电路 工作原理 2 反相器的时序特性 3 反相器的版图设计和设计规则 4 版图设计中的闩锁效应 5 如何驱动大的负载 1 反相器晶体管电路图 工作原理 Vin M1 M2 OUT 0 off on 1 1 on off 0 真值表 PMOS NMOS 当Vin 0 时 VGS2 5V VGS1 0V VGS2 Vthp VGS1 VthnPMOS导通NMOS截止output 1 2 当Vin 1 时 VGS2 0V VGS1 5V VGS2 VthnPMOS截止NMOS导通output 0 Effectsofchangingthebn bpRatio KPn W L在工艺相同的情况下 一般KPn 3KPp如果要使得 n p则必须要满足 W L p 3 W L n 2 反相器的时序特性 1 RiseandFalltimesaremeasuredbetweenthe10 and90 pointsinatransition tr和tf的定义 2 Delaytimeismeasuredbetweenthe50 pointintheinputandthe50 pointintheoutput 反相器的延迟 延迟时间的计算 估算 tP tPLH tPHL 2 如果要使tPLH tPHL则要Rp Rn 也就是 n p 则必须要满足 W L p 3 W L n 我们定义一个标准延迟单位的倒相器为 n p W L p 3 W L n W L n 1 1 W L p 3 此时倒相器的标准延迟为T 负载也为一个标准倒相器 1 1 1 2 T 2T 2 2 T 反相器输出尖峰的形成 尖峰是由于Cgd电容的存在 高频的输入信号通过它造成的 反相器的反转点 了解 1 反相器的输入信号和输出信号相等的点叫反转点 2 在反转点流过NMOS和PMOS的电流相等 3 ThereforeVSPisgivenby PowerConsumption 1 功耗和频率f成正比 和VDD2成正比 3 反相器的版图 单个晶体管版图 W 器件沟道宽度 L 沟道长度 CMOSProcessLayers CMOS工艺层次 Intra LayerDesignRules 设计规则 规定各层次的最小宽度和最小间距 相关层次之间的最小间距 Metal2 4 3 NWELL N阱 Poly 多晶硅 P P扩散 N N扩散 Contact 接触孔 Metal 金属 反相器版图 CMOS层次 MASK1 MASK2 MASK3 MASK4 MASK5 MASK6 掩模版层次 版图文件 GDSII CIF格式 版图设计 生成MASK 交给工厂生产 版图设计工程师完成 掩模工厂完成 芯片前道工厂完成 版图处理流程 两种典型的倒相器版图 TwoTypicalInverterLayoutStyles 4 闩锁效应 Latch up 此尖峰可以导致闩锁效应 latch up 通过C2电容的下降沿尖峰使得晶体管Q2导通 电流流经晶体管Q2导致RW1和RW2上的电压下降 并使得Q1管导通 流经晶体管Q1的电流在电阻RS1和RS2上产生压降 使得Q2进一步导通 通过C1的上升沿尖峰具有和前面同样的效果 闩锁效应的解决方法 SolutionstoLatch up 1 放慢上升 下降时间来减少尖峰的幅度 2 缩小漏极区域的大小来减少电容C1和C2值 3 把衬底和阱接触靠近晶体管的漏极来减小电阻RW1和RS2的值 4 将n 和p 区域围绕关键电路 这些措施 叫做保护环 是很有效 但是很占空间限制了多晶硅作为互连层的作用 5 需要大电流驱动的情况下 尽量使用无需PMOS的电路结构 多级驱动用于改善大负载时的开关时间 比例因子可以用 优化的驱动级的数目可以用公式表示 多级驱动器的延迟 5 驱动大负载 DrivingLargeLoads Cload 20pF 大晶体管的版图 LayoutofLargeTransistors 分布式线驱动器 DistributedLineDrivers 了解 驱动长线DrivingLongLines TransmissionLineIssues 了解 第一项是倒相器驱动总电容产生的延迟 第二项Secondtermisthedelayassociatedwiththetransmissionline Thirdtermisthechargingtimeoftheloadthroughthelineresistance 其他倒相器电路 OtherInverterCircuits 了解 电路a 是NMOS倒相器 可以避免闩锁效应 电路b 和c 用PMOS负载 在实现多