以多核心SoC架构进行LTE开发.doc

以多核心SoC架构进行LTE开发上网时间:2011年06月02日Arnon Friedmann 策略暨技术营销总监 TI无线基地台基础设备业务部 LTE技术为求透过更有效的传输以提高数据速率，提供功能强大的新装置来提升用户手机使用的体验。对于基地台厂商及其供货商而言，此一技术所需的变革出现新难题。 有效支持4G系统需要DSP设计的多项创新，这些创新促使业界采用SoC架构，以支持这类系统。本文将以德州仪器(TI)的全新架构为例，讨论如何达到4G系统的关键功能。 LTE概观 手机网络的数据使用正迅速成长，基础设备厂商亦期待4G标准，以便为行动用户提供更大的容量及更好的使用体验。第3代合作伙伴计划(3GPP)所开发的新一代手机技术LTE已被许多业者选择为无线基地台及手机的新一代解决方案。LTE是3GPP标准第8版通用行动通讯技术(UMTS)的提升。LTE一般称为4G标准，是目前无线传输数据的重大变革。 LTE采用正交分频多任务存取(OFDMA)技术，而前一代的3G技术采用分码多任务存取(CDMA)技术。此一变革可透过多天线讯号处理达到较高的频谱效率，并提供较宽带谱带宽更多支持。 在OFDMA中，快速傅立叶变换(FFT)将可用带宽区分为许多正交的较小带宽。反向快速傅立叶变换(IFFT)可重建频带。FFT及IFFT是经过详加定义的算法，在加倍之后即可有效实作。OFDM系统的常见FFT容量为512、1,024及2,048，较小的容量则为128及256。支援的带宽为5、10、15及20MHz。该技术的优点之一是能简易地适用于不同的带宽。 LTE也能够使用进阶的多天线讯号处理技术。其中两项常用的技术为多重输入多重输出(MIMO)处理及波束成型。在MIMO中，系统发现从其中一个传输天线接收到的讯号会与第二个天线接收到的讯息有极大的差异，这在室内或人口密集的都会区相当常见，因为收发器及接收器之间有相当多反射与多重路径。在这样的情况下，各个天线在相同频率下会传输不同的讯号，在经由接收器讯号处理即可复原。 LTE对于SoC架构的影响 这些新的LTE特性显现出基地台必须以较短的延迟及较多的弹性支持较高的输出量。这对于系统设计的许多层面形成极大的压力。为了满足这些需求，TI开发出全新SoC架构，以满足LTE移动电话基地台的需求(图1)。 图1：德州仪器的多核心SoC架构。TI的新架构采用进阶DSP核心技术，频率1.2GHz，总处理能力256GMAC。该核心支持定点及浮点运作，其中的指令集向下兼容TI的TMS320C64x+ DSP。定点及浮点运作的处理速度均超过1GHz。未来开发人员将不再需要在定点的原始速率及浮点的精密度之间抉择，因为这种新架构可支持在定点及浮点指令之间切换。 MIMO处理涉及针对相同频谱的讯号进行数据译码。相较于此一程序的算法，由于典型N变量的N是未知数，需要矩阵求逆法才能解决。将矩阵求逆引入处理链，对于定点处理器的效能深具影响。这是因为矩阵求逆容易受到精密度限制的影响，导致16位及32位定点运作的效能不佳，甚至无法运作。程序设计人员一般都必须使用虚拟浮点法来达到所需的精密度，同时尝试保留足够的处理电力来执行系统。 TI新架构针对高速DSP引进原生浮点支持。浮点处理器的速度一般比定点处理器慢，因此不适用于手机基地台的高效能部份。结合原生浮点支持及领先业界的C64x+定点架构后，这种新架构推升了定点及浮点的处理效能，进而对LTE系统发挥影响。程序设计人员可使用优化的16位程序代码，其中精密度不是影响的因素，而且对于需要高精密度的算法可达到IEEE浮点精密度，例如MIMO均衡器。这使得LTE系统架构的效率相当高，使得基地台可达到最低的功耗、最高的效能及最大的输出量。 浮点算法设计的另一项优点是能够简易地开发和升级算法，并导入实际的系统中。通讯系统的一般设计流程是先根据计算机机型开发算法，然后用于初始系统部署。随着部署的范围及运用不断扩大，工程人员需要收集实际数据提供给算法团队，以供提升系统效能。这些全新的算法通常是以本身是浮点运作的MATLAB实作进行开发。其中的难题在于将这些浮点MATLAB算法转换为定点DSP，同时维持算法及系统两者的效能，因为不灵活的算法会用尽系统资源，而降低整体基地台效能。 例如，如果涉及复杂的矩阵处理，将程序代码从MATLAB导入实际系统通常需要几周或几星期的时间。但透过TI新架构的原生浮点支持，便不需要进行这整个程序。透过使用浮点C语言程序代码以及直接编译于TI的DSP，即可从MATLAB导入程序代码。随着LTE演变为LTE-A及未来的标准，浮点很可能在未来变得更加重要，因为多天线讯号处理的趋势显得日益复杂。 多核心导航器 现今基地台OEM面临的最大问题之一是开发出适用于基地台的软件。大系统的软件开发会耗费长久的人力投入时间。而TI新架构的基础组件是多核心导航器，它是一种能够在SoC中无缝地移动数据的系统组件。一旦经过配置，多核心导航器即可处理封包传输、内存配置、加速器触发及多重目的地，任何DSP核心都不会消耗单一周期。这能够释放算法系统层级处理所需的DSP资源，完全不会使数据移动停滞；以往数据移动需要多次中断及环境转换，最终造成系统效能不彰。 举例来说，在LTE系统中，行动数据封包会到达天线接口(支持OBSAI及CPRI标准的专属高速接口)。这些封包会在经过队列后传送到FFT协同处理器(LTE第1层处理的第1个步骤)进行处理，然后经过队列后传送到适当的DSP核心进行下一个处理步骤，以上完全不需要任何CPU介入。同样地，数据可以从多个天线及多个区块同时传达，并且自动且适当地传送。数据可以在系统组件之间移动，完全不需要CPU介入，也不会造成不同核心之间的竞用。 多核心导航器为封包化数据流提供极高的效率，相当适用于LTE与WiMAX等高速3G系统(HSPA)与4G系统的封包处理，另外也能够提供个别处理队列及数据串流的硬件机制，这表示同时进行的传输运作不会相互干扰。换句话说，个别DSP核心不需要等候其他核心完成处理，而能够共享资源。 数据经过系统外送到天线或进行传输时，SoC架构必须支持极高的外部及内部数据速率。支持这些速率需要许多不同层级的多种专属加速及可编程软件组件。 支持这些组件之间的数据移动是设计中的关键层面之一。TI的TeraNet 2属于SoC阶层式网络单芯片，能够在核心、外围、内存及加速器等组件之间提供每秒2TB的数据传输率。从系统面来看，这代表所有组件能够同时独立执行，完全不需要等候其他组件完成处理或数据传输。 第2层处理 使用MIMO不仅影响物理层处理，也影响第2层排程，不过一般不需要极为复杂的算法。排程是基地台决定各个行动用户或装置在各讯框接收多少无线带宽的程序。在LTE中，每隔1毫秒便会根据下列因素完成决定： ?用户活动语音、视讯、游戏等 ?服务计划的类型 ?用户位置高或低讯号区域 这些因素会影响排程器如何决定讯框配置。 MIMO使得其中的复杂度加剧，因为基地台需要一次将完全相同的频带分配给多位使用者。若要这么做，基地台必须根据从各个用户所测得的数据进行计算，因此决定多少使用者可同时进行排程。这需要每毫秒针对各种可能的用户组合进行矩阵求逆，对于实时定点处理引擎而言，这是相当繁复的作业。不良的排程效能会导致昂贵的频谱使用欠佳，造成用户无法顺利处理作业。而TI新架构的浮点支持可大幅简化及加速必要的处理，因为原生浮点支持十分有助于矩阵求逆。 另外，多核心功能的另一项重要改进之处是多核心共享内存控制器。由于多核心需要依序处理数据，从外部内存存取数据或在各核心的本机内存之间移动数据，会使实质效能大幅降低。多核心共享内存控制器能够让核心有效存取共享内存，就如同专属本机内存一般。如此便不需要进行任何数据传输，而且能够使各核心立即有效处理共享内存中储存的数据。 图2：TI全新架构采用进阶DSP核心技术，频率速度高达1.2GHz。LTE使得无线数据速度及手机网络拓朴展现崭新的境界。目前手机网络主要采用宏蜂巢式基地台，极少部份采用微微蜂巢式基地台及毫微微蜂巢式基地台。随着数据使用持续大幅成长，经过提升的LTE频谱效率也会在传统的大型网络拓朴中不敷使用。 3GPP标准团队注意到这一点，因此正发展使网络中加入微微蜂巢式基地台及毫微微蜂巢式基地台更简化的方法，以便形成由不同大小的单元组成的异质性网络，而非仅由宏蜂巢式基地台组成的同构型网络(图3)。对于需要在各种基地台架构运用研究及开发资源的系统设计人员而言，解决方案及架构的扩充性是异质性网络中相当重要的部份。 图3：宏蜂巢式基地台、微蜂巢式基地台、微微蜂巢式基地台及毫微微蜂巢式基地台将交互形成未来的异质网络。透过多核心导航器，TI新SoC架构使得软件重复使用及重新部署达到前所未有的层级。此一全新架构也支持各装置不同数量的处理组件，这些处理组件可能是第1层、第2层、第3层及传输功能的核心或协同处理加速器。如此结合弹性软硬件设计有助于缩短不同开发的上市时程、优化硬件成本，并降低工程成本，因为设备制造商能够在异质性网络的所有组件中运用自身的系统。 其中的关键在于多核心导航器采用多核心的概念，使得各核心能够依据硬件独立运作。因此，使用多核心导航器开发的核心、协同处理器及外围软件三者的概念仅需要最低程度的修改，因为硬件可依据异质性网络中不同类型的基地台所需的效能加以调整。 作者：(only for online) Arnon Friedmann博士现任德州仪器策略及技术营销总监，目前正致力于4G技术，包括3G LTE及802.16m (WiMAX)，其努力成果使德州仪器得以在不断发展的OFDMA应用维持领导地位。在业界的12年中，Friedmann博士累积磁性储存、DSL及无