电子元器件制造技术.ppt

第二章元器件制造技术 可靠性与系统工程学院付桂翠fuguicui 2012年09月27日 本章内容提要 半导体集成电路芯片制造技术 1 混合集成电路工艺 2 半导体集成电路芯片制造技术 发展里程碑 1 基本工艺 2 器件工艺 3 芯片加工中的缺陷和成品率预测 4 发展里程碑 1954年 Bell实验室开发出氧化 光掩膜 刻蚀和扩散工艺 1958年后期 仙童公司的物理学家JeanHoerni开发出一种在硅上制造PN结的结构 并在结上覆盖了一层薄的硅氧化层作绝缘层 在硅二极管上蚀刻小孔用于连接PN结 SpragueElectric的物理学家KurtLehovec开发出使用PN结隔离元件的技术 1959年 仙童公司的RobertNoyce通过在电路上方蒸镀薄金属层连接电路元件来制造集成电路 1960年Bell实验室开发出外延沉积 注入技术 即将材料的单晶层沉积 注入到晶体衬底上 发展里程碑 1963 RCA制造出第一片由MOS MetalOxideSemiconductor 金属氧化物半导体 工艺制造的集成电路 1963 仙童公司的FrankWanlass提出并发表了互补型MOS集成电路的概念 CMOS是应用最广泛的 高密度集成电路的基础 历史回顾 v摩尔定律 1965年 仙童半导体的研发主管摩尔 GordonMoore 指出 微处理器芯片的电路密度 以及它潜在的计算能力 每隔一年翻番 后来 这一表述又修正为每18个月翻番 这也就是后来闻名于IT界的 摩尔定律 戈登 摩尔 集成电路现状 v芯片特征尺寸v晶片尺寸 450mm 18英寸 预计2012年面世 300mm 12英寸 2002 200mm 8英寸 1990 IntelCPU芯片特征尺寸 Intel45nm晶片 集成电路的基本工艺 以圆形的硅片为基础 在初始硅片上经过氧化 掺杂 薄膜淀积 光刻 蚀刻等步骤的单独使用或组合重复使用 制作出器件 再通过电极制备 多层布线实现各器件间的互连 实现一定的功能 最后再经过封装测试成为成品 前工艺 芯片制造 后工艺 组装 测试 双极型晶体管制作工艺 a 一次氧化 b 光刻基区 c 基区硼扩散 氧化 d 光刻发射区 e 发射区磷扩散 氧化 f 光刻引线孔 g 蒸镀铝膜 h 刻蚀铝电极 硅片制备 多晶硅生产 单晶生长 硅圆片制造 硅片制备 直拉法生长单晶首先将预处理好的多晶硅装入炉内石英坩埚中 抽真空或通入惰性气体 拉晶时 籽晶杆以一定速度绕轴旋转 同时坩埚反方向旋转 坩埚由高频感应或电阻加热 其中的多晶硅料全部熔化 将籽晶下降至与熔融的多晶硅接触 熔融的多晶硅会沿籽晶结晶 并随籽晶的逐渐上升而生长成棒状单晶 硅片制备 3 切片 清洗 1 单晶生长 2 单晶切割分段 滚磨外圆 定位面研磨 4 磨片 清洗 5 抛光 清洗 6最终晶片 制膜 膜的类型二氧化硅膜外延层金属膜薄膜的制备技术热氧化法物理气相沉积PVD蒸镀 溅射化学气相淀积CVD淀积温度低 薄膜成分和厚度易于控制 均匀性和重复性好 设备简单 氧化层生长 二氧化硅的特性化学稳定性高 绝缘 对某些杂质能起到掩蔽作用 杂质在其中的扩散系数非常小 氧化层的作用器件的保护层 钝化层 电性能隔离 绝缘介质层和电容器的介质膜 实现选择性的扩散 生长方法热氧化法等离子氧化法热分解沉积法溅射法真空蒸镀法 氧化层生长 热氧化法干氧氧化 以干燥纯净的氧气作为氧化气氛 在高温下氧直接与硅反应生成二氧化硅 水汽氧化 以高纯水蒸汽为氧化气氛 由硅片表面的硅原子和水分子反应生成二氧化硅层 厚度一般在10 8 10 6 水汽氧化的氧化速率比干氧氧化的高 湿氧氧化法 实质上是干氧氧化和水汽氧化的混合 氧化速率介于二者之间 氧化层生长 氧化层缺陷裂纹引起金属连线与硅片短路 或多层连线间短路 针孔产生原因 光刻版上的小孔或小岛 光刻胶中杂质微粒 硅片上沾附的灰尘 胶膜上有气泡或氧化层质量较差等 造成的后果 使氧化层不连续 破坏了二氧化硅的绝缘作用 针裂纹和针孔可使扩散掩埋失效 形成短路 连线或铝电极下的二氧化硅有针孔会引起短路 厚薄不均匀产生原因 氧化层划伤 造成后果 会降低耐压 使击穿电压降低或丧失对杂质扩散的掩蔽能力 或者金属与硅之间短路而使器件失效 氧化层电荷 外延生长 在单晶衬底上制备一层新的单晶层的技术 层中杂质浓度可以极为方便的通过控制反应气流中的杂质含量加以调节 不受衬底中杂质种类与掺杂水平的影响 作用 双极型集成电路 为了将衬底和器件区域隔离 电绝缘 在P型衬底上外延生长N型单晶硅层 MOS集成电路 减少了粒子软误差和CMOS电路中的闩锁效应等 生长方法 气相外延技术利用硅的气态化合物 如四氯化硅或 SiCl4 硅烷 SiH4 在加热的衬底表面与氢气发生反应或自身发生热分解反应 进而还原成硅 并以单晶形式淀积在硅衬底表面 制备金属膜 实现电连接 Al及其合金 最常用的金属互连材料 Cu制程 制备方法 蒸发和溅射 蒸发 真空系统中 金属原子获得足够的能量后便可以脱离金属表面的束缚成为蒸气原子 在其运动轨迹中遇到晶片 就会在晶片上淀积一层金属薄膜 溅射 在真空系统中充入一定的惰性气体 在高压电场的作用下 由于气体放电形成离子 这些离子在强电场作用下被加速 然后轰击靶材料 使其原子逸出并被溅射到晶片上 形成金属膜 溅射法形成的薄膜比蒸发淀积的薄膜附着力更强 且膜更加致密 均匀 图形转移 光刻 图形转移 将集成电路的单元构件图形转移到圆片上的工艺 光刻 刻蚀 统称光刻 光刻胶 光致抗蚀剂正胶负胶 图形转移 光刻 常规的光刻工艺过程 涂胶 前烘 曝光 显影 坚膜 腐蚀 刻蚀 去胶 图形转移 刻蚀 分为干法刻蚀和湿法刻蚀 湿法刻蚀一种化学刻蚀方法 将材料放在腐蚀液内 5um以上 优良的选择性 刻蚀完当前薄膜就停止 低成本 高效率 5um以下 侧向腐蚀严重 线条宽难以控制 干法腐蚀等离子体轰击被刻蚀表面 掺杂 掺杂 在半导体加入少量特定杂质 形成N型与P型的半导体区域 掺杂锑 砷和磷可以形成N型材料 掺杂硼则可以形成P型材料 主要技术手段高温热扩散法 利用杂质在高温 约800 以上 下由高浓度区往低浓度区的扩散 早期使用 集成度增加 无法精确地控制杂质的分布形式和浓度 离子注入 将杂质转换为高能离子的形式 直接注入硅的体内 掺杂浓度控制精确 位置准确 集成电路 集成电路 IntegratedCircuit 缩写为IC 是指通过一系列的加工工艺 将多个晶体管 二极管等有源器件和电阻 电容等无源元件 按照一定的电路连接集成在一块半导体晶片 如硅或GaAs 或陶瓷等基片上 作为一个不可分割的整体执行某一特定功能的电路组件 常见的分类方法主要有 按器件结构类型 集成电路规模 使用的基片材料 电路功能以及应用领域等进行分类 集成电路的工艺类型 根据集成电路中有源器件的结构类型和工艺技术可以将集成电路分为三类 双极集成电路 采用的有源器件是双极晶体管 是由电子和空穴两种类型的载流子工作 因而取名为双极集成电路金属 氧化物 半导体 MOS 集成电路 这种电路中所用的晶体管为MOS晶体管 由金属 氧化物 半导体结构组成的场效应晶体管 它主要靠半导体表面电场感应产生的导电沟道工作 是电压控制电流的器件 只有一种载流子 电子或空穴 因此有时为了与双极晶体管对应 也称它为单极晶体管 双极 MOS BiMOS 集成电路 同时包括双极和MOS晶体管的集成电路为BiMOS集成电路 器件工艺 双极型集成电路中等速度 驱动能力强 模拟精度高 功耗比较大CMOS集成电路静态功耗低 电源电压范围宽 输出电压幅度宽 无阈值损失 具有高速度 高密度潜力 电流驱动能力低BiMOS集成电路工艺 双极型硅工艺 v工艺特点 集成电路中各元件之间需要进行电隔离 常规工艺中大多采用PN结隔离 即用反向PN结达到元件之间相互绝缘的目的 除PN结隔离以外 有时也采用介质隔离或两者混合隔离法 双极型集成电路中需要增添隐埋层 工艺过程是 在P型硅片上 在预计制作集电极的正下方某一区域里先扩散一层高浓度施主杂质即N 区 而后在其上再外延生长一层N型硅单晶层 于是 N型外延层将N 区隐埋在下面 再在这一外延层上制作晶体管 双极型集成电路元件间需要互连线 通常为金属铝薄层互连线 双极型硅工艺 v经过5次氧化 v对二氧化硅薄层进行5次光刻 刻蚀出供扩散掺杂用的图形窗口 v最后还经过两次光刻 刻蚀出金属铝互连布线和钝化后用于压焊点的窗口 v芯片的制造缺陷 引起成品率下降的主要因素全局缺陷几乎可以消除 光刻对准误差 工艺参数随机起伏和线宽变化等 局域缺陷光刻工艺中引入的氧化物针孔缺陷等点缺陷 控制随机点缺陷是相当困难 冗余物缺陷 短路故障 丢失物缺陷 开路故障 氧化物针孔缺陷 电路短路故障 结泄漏缺陷 电路短路故障 洁净室内空气中的灰尘微粒 硅片和设备的物理接触 各类化学试剂中的杂质颗粒 芯片加工中的缺陷和成品率预测 v点缺陷 v来源 集成电路的结构类型 按照集成电路的结构形式可以将它分为半导体单片集成电路及混合集成电路 单片集成电路 IC 它是指电路中所有的元器件都制作在同一块半导体基片上的集成电路 混合集成电路 HIC 是指将多个半导体集成电路芯片或半导体集成电路芯片与各种分立元器件通过一定的工艺进行二次集成 构成一个完整的 更复杂的功能器件 该功能器件最后被封装在一个管壳中 作为一个整体使用 因此 有时也称混合集成电路为二次集成IC 混合集成电路PK印刷电路板 混合集成电路可比等效的印刷电路板体积小4 6倍 重量轻10倍 但成本较高 散热混合电路中 大功率器件可以直接装在导热好的陶瓷基片上 印刷电路板上要将元器件贴到电路板上 且用粘结剂粘上很重的散热板或使用金属芯的电路板 混合集成电路PK半导体集成电路 混合电路设计容易 成本更低 投产快 适合中小批量产品的生产 混合集成电路工艺 混合集成电路工艺 v厚膜混合集成电路 40年代中期出现 膜厚一般在几微米至几十微米 一般采用丝网印刷工艺 是一种非真空成膜技术 特点是设计更为灵活 工艺简便 成本低廉