第4章 ARM系统硬件设计.doc

第4章 ARM系统硬件设计4.1 PXA270微处理器简介Intel公司推出的基于Intel XScale内核技术的新一代嵌入式微处理芯片PXA27x(开发代号Bulverde)系列产品处理器主频高达624MHz，针对手持设备提供了非常丰富的功能接口，如LCD、音频、SD/MMC、CF、数码相机接口、键盘等，如图1所示：图1 PXA270功能模块图 除了强大的性能和丰富的功能接口，PXA270中采用了Wireless MMX和SpeedStep两项Intel专有技术，使得PXA27x与其他同类芯片相比，在多媒体处理能力和功耗方面有着非常大的优势。作为Intel PXA27x处理器系列的补充，Intel还推出新的2700G多媒体加速器，提供先进的视频和图像功能，以全帧速率欣赏全屏视频而不会影响电池寿命。2700G多媒体加速器在VGA显示器上提供DVD质量的视频播放功能，支持广泛的视频格式，如MPEG-2,MPEG-4和微软视窗MediaVideo9。4.2 ARM最小系统设计嵌入式系统的设计，我们总是习惯于从介绍最小系统的设计开始，因为一个嵌入式系统，你掌握了最小系统的设计方法和步骤，最小系统的设计正确合理，整个系统的正确运行、它的可靠性和稳定性就有了基本的保证；另外，我们调试嵌入式系统，一般也是先从最小系统开始调试的。ARM嵌入式系统的设计，我们也遵照此循序，从ARM最小系统开始介绍。 一个ARM嵌入式处理器是不能独立工作的，必须给它供电、加上时钟信号、提供复位信号，如果芯片没有片内程序存储器，则还要加上存储器系统，然后嵌入式处理器才可能工作。这些提供ARM嵌入式处理器运行所必须的条件的电路与ARM嵌入式处理器共同构成了ARM嵌入式处理器的最小系统。基于ARM处理器核的微处理器一般都有JTAG调试接口，这部分在芯片实际工作时不是必需的，但因为这部分在开发时很重要，所以把这部分也归入到ARM最小系统中。其框图如图2所示：ARM嵌入式处理器时钟电路JTAG接口复位电路存储器电路电源电路 图2 ARM最小系统框图4.2.1 电源电路电源电路为整个系统提供能量，是整个系统工作的基础，具有极其重要的地位。电源系统处理的好坏，将直接影响到整个系统的稳定性、可靠性等。多电源系统的设计、电源的分配、印制板设计中电源的设计等，都是必须考虑的。ARM嵌入式系统一般是多电源系统，I/O口工作电压为3.3V, 内核为2.5V(如S3C44B0)、1.8V(如S3C2410)、1.25V(如PXA255)或1V(如PXA270)，有可能还需要用到5V或12V的电压,多电源系统的设计是ARM嵌入式系统电源电路设计的特点。ARM嵌入式系统一般应将数字电源和模拟电源分别供电。并采用纹波比较小的LDO供电方式进行供电。MAX1586是经过优化的电源管理IC,尤其适用于Intel Xscale微处理器设备,它集成了7路高性能、低工作电流电源，以及检测和管理功能。稳压器输出包括3个降压型DC-DC输出、3个线形稳压器和一个常开电源输出。各个DC-DC转换器可进行独立的开/关控制、低电池电压和电池失效检测、复位和电源就绪输出、备份电池输入和2线串行接口。其功能框图如图3所示： 图3：电源电路 其中IN为主电源输入，BKBT为后备电源输入，MR为手动复位输入，nRESET为复位输出，VCC_FAULT为电源就绪输出，nBATT_FAULT为电池失效或无电池指示输出，SYS_EN为输出V1和V2的控制开关，PWR_EN为输出V3-V6的控制开关，V7为常开状态。V1提供I/O口的3.3V电源，最大电流1.3A；V2提供存储器的2.5V电源，最大电流0.9A；V3提供内核0.8V到1.3V电源，最大电流0.9A，电源幅度可通过2线串行接口调节；V4提供PLL电路的1.3V电源；V5提供内部SRAM的1.1V电源；V6提供USIM接口的电源；V7可设置为跟随V1或后备电池的电压。4.2.2 时钟电路 时钟电路用于向CPU及其它电路提供工作时钟，在该系统中，PXA270使用无源晶振，晶振的接法如图4所示。 根据PXA270的最高工作频率以及PLL电路的工作方式，选择13MHz的无源晶振。13MHz的晶振频率经过PXA270片内的PLL电路倍频后，可达到640MHz的频率。 片内的PLL电路兼有频率放大和信号提纯的功能，因此，系统可以以较低的外部时钟信号获得较高的工作频率，以降低因高速开关时钟所造成的高频噪声。主时钟输入信号通过倍频及内部寄存器的设置，可产生外部总线、USB接口、SD卡接口、MMC卡接口、UART接口、IIC接口及IIS等接口的时钟信号。 图4：时钟电路PXTAL_IN为主时钟输入，PXTAL_OUT为主时钟输出；CLK_PIO为主时钟输入信号PXTAL_IN的缓存输出、外部主时钟输入、或作为GPIO9使用。CLK_REQ选择在上电或硬件复位时的主时钟输入，当为低时，选择PXTAL_IN为主时钟输入；为高时，CLK_PIO为主时钟输入。TXTAL_IN为RTC电路的时钟输入，TXTAL_OUT为RTC电路的时钟输出，CLK_TOUT为RTC电路输入信号TXTAL_IN的缓存输出。4.2.3 复位电路复位电路将使处理器及内部寄存器保持到已定义的复位状态，内部的时钟停止，处理器维持静止状态，并忽略nVCC_FAULT和nBATT_FAULT信号；当nRESET信号出现时，nRESET_OUT信号将同时输出，nRESET_OUT可控制外部接口电路的复位。复位包含手动复位、自动复位和看门狗复位。PXA270的复位电路如图5所示。其中74LVC08包含4个2输入与门，nRESET信号直接和PXA270的复位输入引脚nRESET相连。R1和CD1组成RC自动复位电路，当系统上电时，“A”点电压将从0V逐渐上升到3.3V，从而使PXA270处理器产生复位；按钮S1产生手动复位，当按钮S1按下时，“A”点为低电平，松开时为高电平，从而使PXA270处理器产生复位；JTAGRESET_IN为JTAG口控制复位的信号，使外接硬件仿真器可控制PXA270处理器的复位或进入调试状态；看门狗复位是利用PXA270内部的看门狗定时器，当看门狗复位使能后，如软件运行出现故障或未正常运行，导致看门狗定时器溢出，也将使PXA270处理器复位。 图5：复位电路4.2.4 存储器电路 PXA270处理器的外部总线接口支持SDRAM，同步或异步的突发模式与页模式的FLASH存储器，页模式的ROM, SRAM, 可变延时的I/O存储器，PC卡，CF卡扩展存储器，CVT-PXA270教学实验系统上的存储系统包括2片16M x 16位的FLASH存储器28F128和2片32M x 16位的SDRAM存储器HY5W5A60L。如图6所示，处理器是通过片选nCS0与片外的2片FLASH连接，组成32位的FLASH存储系统，所以CPU的地址线A2A24分别和FLASH的A1A23连接。FLASH的地址空间范围为0x000000000x01FFFFFF。如图7所示，处理器是通过片选nSDCS1与片外的2片SDRAM连接，组成32位的SDRAM存储系统，SDRAM分成4个BANK，BANK的地址由BA1、BA0控制。在每个BANK中，分别用行地址脉冲选通RAS和列地址脉冲选通CAS进行寻址。SDRAM由CPU专用SDRAM片选信号nSDCS1选通，SDRAM的地址空间范围为0xa00000000xa4000000。 图6：FLASH存储器电路 图7：SDRAM存储器电路4.2.5 JTAG接口电路JTAG(Joint Test Action Group，联合测试行动小组)是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试。目前大多数比较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA器件等。标准的JTAG接口是5线：TMS、TCK、TDI、TDO、nTRST，分别为测试模式选择、测试时钟、测试数据输入、测试数据输出和测试复位信号。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。JTAG接口还常用于实现ISP（In-System Programmable在系统编程）功能，如对FLASH器件进行编程等。通过JTAG接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。目前JTAG接口的连接有两种标准，即14针接口和20针接口。CVT-PXA270教学实验系统上的JTAG电路如图8所示。 图8：JTAG接口电路4.3 PXA270片内接口电路设计4.3.1 中断接口电路PXA270包含119个GPIO口，每个GPIO口均可设置为中断输入口，所有中断输入口可通过软件设置为电平触发还是沿触发，沿触发时又可设置为上升沿触发或下降沿触发，也可设置中断产生时是导致IRQ中断或FIQ中断，中断可设置为全部屏蔽或分别被屏蔽。CVT-PXA270教学实验系统上的中断测试电路如图9所示。当按钮S1未按下时，GPIO21输入为高电平，当按钮S1按下时,GPIO21输入为低电平。如果设置GPIO21为下降沿触发且此中断不被屏蔽，那么在每次按钮S1按下时GPIO21将产生一次中断请求。 图9：中断接口电路4.3.2 GPIO接口电路 PXA270处理器包含119个高度复用的、用于处理或捕获应用指定的输入或输出的GPIO口，每个GPIO口可以通过编程为输出、输入、或双向口。当编程为输入时，此GPIO口也可作为中断源。在复位时，所有的GPIO口被配置为输入口，直到到被重新配置前均保持为输入状态。有部分GPIO脚能产生唤醒事件，使处理器从睡眠或深度睡眠中被唤醒。GPIO接口电路如图10所示。通过编程，设置GPIO19为输入口，GPIO20为输出口。软件设置为输出口GPIO20跟随输入口GPIO19的电平变化。那么在按钮S1按下时，发光二极管LED1熄灭；按钮S1松开时，发光二极管LED1电亮。 图10：GPIO接口电路4.3.3 UART异步串行接口电路几乎所有的微控制器、PC都提供串行接口，使用电子工业协会（EIA）推荐的RS-232-C标准，这是一种很常用的串行数据传输总线标准。 早期它被应用于计算机和终端通过电话线和MODEM进行远距离的数据传输，随着微型计算机和微控制器的发展，不仅远距离，近距离也采用该通信方式。在近距离通信系统中，不再使用电话线和MODEM，而直接进行端到端的连接。RS-232-C标准采用的接口是9芯或25芯的D型插头，以常用的9芯D型插头为例，各引脚定义如下所示：要完成最基本的串行通信功能，实际上只需要RXD、TXD和GND即可，但由于RS-232-CPXA270的UART串口可通过直接存储器访问或可编程I/O口控制。包含3个串口：全功能串口，蓝牙串口，及标准串口。由于RS-232-C标准所定义的高、低电平信号与PXA270的UART所定义的高、低电平信号完全不同。PXA270的UART采用正逻辑方式。输入高电平为0.8VCC到VCC+0.1V,低电平为VSS-0.1V到0.2VCC,输出高为VCC-0.3V到VCC，输出低为VSS到VSS+0.3V。其中VCC为3.3V,VSS为0V。而RS-232-C标准采用负逻辑方式，标准逻辑“1”对应-5V-15V电平，标准逻辑“0”对应+5V+15V电平，显然，两者间要进行通信必须经过信号电平的转换。CVT-PXA270教学实验系统采用串行接口芯片MAX3244EAI，其UART接口电路如图11所示。 图11：UART异步串行接口电路其中，MAX3244EAI为3V5V供电，EIA/TIA-232与V.28/V.24通信接口芯片，包含3个发送、5个接收电路，带自动关断/唤醒功能，高数据传输速率。4.3.4 LCD显示接口电路PXA270内含LCD控制器，提供了PXA270和平板显示模组的接口。平板显示模组可以是DSTN，TFT，或带内部帧缓存的平板显示器。PXA270的LCD控制器，支持单或双显示模组，支持最高到8比特灰度级的从模式单色显示器，支持最高到24比特彩色的主或从模式彩色显示器，支持从1 x 1到800 x 600的显示尺寸。CVT-PXA270教学实验系统采用800 x 600的16比特彩色TFT显示器，其显示接口电路如图12所示。 图12：LCD显示接口电路VD0、VD1VD15为显示数据信号，FCLK为帧同步信号，LCLK为行同步信号，PCLK为数据同步信号，BIAS为数据锁存信号。4.3.5 四线电阻式触摸屏接口电路在介绍四线电阻式触摸屏、AC97音频接口及A/D接口电路之前，我们先介绍UCB1400芯片，因为此3部分功能在CVT-PXA270教学实验系统上，均是通过此芯片完成的。UCB1400为带触摸屏接口与电源管理接口的音频编解码芯片。它内部集成了版本2.1的AC97接口，可和带AC97的处理器（如PXA270）进行通信。 UCB1400内含支持可编程采样率的20bit立体声音频编解码器，且输入/输出的增益可控制，带线路输入与MIC输入，带低音/高音控制的线路/听筒输出。UCB1400带4线电阻式触摸屏接口。带用于触摸屏与4个外部高电压（7.5V）源、及采样保持电路与模拟多路器的10bit解析度的ADC。另外包含10个通用的输入/输出脚。3.3V单电源供电。CVT-PXA270教学实验系统的四线电阻式触摸屏接口电路如图13所示。 图13：四线电阻式触摸屏接口电路其中SDATA_IN、SDATA_OUT、BITCLK、SYNC、AC97_RESET为AC97接口信号，SDATA_IN为串行数据输入信号，SDATA_OUT为串行数据输出信号，BITCLK为串行数据时钟信号，SYNC为采样的帧同步信号，AC97_RESET为UCB1400的主复位信号。4.3.6 AC97音频接口电路UCB1400的功能请参照4.3.5节说明。AC97音频接口电路如图14所示。MIC输入的音频信号经过UCB1400中的A/D转换，变为音频数字信号，通过AC97发送到PXA270，从而实现录音功能；PXA270的音频数据，通过AC97发送到UCB1400，然后通过UCB1400中的D/A转换，变为音频模拟信号，驱动听筒，从而实现放音功能。 图14：AC97音频接口电路4.3.7 A/D接口电路UCB1400的功能请参照4.3.5节说明。A/D接口电路如图15所示。其中AD0、AD1、AD2和AD3为4路模拟输入信号。PXA270的A/D采集保持电路可在AD0、AD1AD3之间进行切换，以实现对4路模拟信号的分别采集。 图15：A/D接口电路4.3.8 IIC接口电路PXA270内含2个I2C总线接口：标准的I2C总线接口和电源管理I2C总线接口。串行I2C总线为一两脚的接口：串行数据与地址数据脚SDA用于I/O功能，串行时钟线时钟脚SCL为总线时钟。I2C接口允许PXA270处理器在I2C总线上作为主或从设备。I2C总线使PXA270可和系统上的I2C总线外设进行数据交换。24C08为带I2C总线接口的EEPROM，包含512 x 8bit的数据单元，其中SCL为串行时钟，SDA为串行数据，A0、A1、A2为器件/页面寻址地址输入端，WP为读/写保护端。PXA270通过I2C总线和24C08接口的I2C接口电路如图16所示。PXA270通过I2C接口，可对24C08进行擦除、读、写、效验等操作。 图16：IIC接口电路4.3.9 USB接口电路 图17：USB接口电路4.3.10 SD/MMC接口电路 图18：SD/MMC接口电路4.3.11 PCMCIA/CF卡接口电路 数据交换通过PSKTSEL信号使能，RD/nWR控制数据传送的方向，一个GPIO口用于控制地址线及nPWE信号的三态，nPCD0和nPCD1为卡插入及拔出的检测信号。 图19：PCMCIA/CF卡接口电路4.4 PXA270片外扩展接口电路设计4.4.1 100M以太网接口电路 CVT-PXA270教学实验系统上的100M以太网接口电路如图20所示，由网络接口芯片LAN91C111、传送变压器、RJ45以太网插座和处理器PXA270组成，以实现通过以太网传送数据的功能。 LAN91C111是SMSC公司生产的专门用于嵌入式产品的10M/100M第三代快速以太网控制器。其优良的性能、低功耗及小尺寸，使LAN91C111逐渐成为嵌入式NIC中的主流产品，其主要性能为：支持IEEE 802.3(ANSI8802-3)以太网标准；自适应地选择传输速率，支持10M/100Mbps；充分支持全双工交换式以太网,具有睡眠模式；8KB内部存储器用作接受发送的FIFO缓存；提前发送和接受功能；硬件MMU；通过串行EEPROM选择性配置；全双工传输模式；可连接同轴电缆和双绞线，支持100Base-Tx/10Base-T,并可自动检测所连介质；低功耗的CMOS设计。 图20：100M以太网接口电路4.4.2 PS2键盘/鼠标接口电路 图21：PS2键盘/鼠标接口电路4.4.3 CAN总线接口电路CVT-PXA270教学实验系统的CAN总线接口电路如图22所示，由CAN总线控制器MCP2510、CAN总线控制器和物理总线之间的接口芯片TJA1050、CAN接口插座和PXA270组成，以实现通过CAN总线传送数据的功能。MCP2510是Microchip公司生产的一款带SPI接口的CAN协议控制器,完全支持CAN总线V2.0A/B技术规范。该器件支持CAN1.2、CAN2.0A、主动和被动CAN2.0B等版本的协议，能够发送和接收标准和扩展报文。它还同时具备验收过滤以及报文管理功能。该器件包含三个发送缓冲器和两个接收缓冲器，减少了处理器的管理负担。处理器通过SPI接口和MCP2510接