数字电子技术 第3章 逻辑门电路2.ppt

1 集电极开路门 线与 直接将几个逻辑门的输出连接起来 希望实现与的逻辑功能 TTL逻辑门不能直接 线与 1 问题的提出 工程上往往希望 3 2 5集电极开路门和三态门电路 TTL与非门无论开通或关断 其输出电阻都很低 几十 几百 形成低阻通路 产生很大电流 超过管子的c极最大允许电流 烧毁管子 一般的TTL电路不能线与 2 集电极开路门 OC门 的电路结构 TTL与非门的推拉式输出级中 去掉电压跟随器 输入全1时 T3饱和导通 vO为 0 输入有0时 T3截止 vO VCCvO为 1 3 线与的实现 若只有一个输出低电平 极限情况 只要RP取得足够大 只有一个OC门灌入电流 vO VOL 0 2V 4 上拉电阻RP的确定 阎石 Rpmax发生在OC门输出全为1 负载为拉电流负载时 IRp n IOZ N IiH N 负载门输入端个数 IOZ 输出高电平漏电流IiH高电平输入电流 此时RP不能太大 否则OC门输出高电平不够高 Rpmin发生在线与OC门中只有一个输出是低电平时 N 负载门个数IIL 低电平输入电流 也称输入短路电流 IOL 驱动门输出BJT允许最大IC 此时全部灌电流灌入一个导通的OC门 RP不能太小 否则灌入电流超过IOL 应使 则 例 求上拉电阻大小 IOZ 200 A IOL 16mAIIL 1mA IIH 40 AVCC 5V VOH min 3V VOL max 0 4V RP max VCC VOH 2IOZ 9IIH 5 3 2 0 2 9 0 04 2 63 k RP min VCC VOL IOL 3IIL 5 0 4 16 3 1 0 35 k RP应在 0 35K 2 63K 取RP 1k OC门的缺点 OC门虽然可以实现 线与 但破坏了TTL电路的推挽式输出结构 动态特性变差 工作速度慢 输出电阻变大 带载能力下降 2 三态门 TSL 在TTL与非门电路上加一个三态钳位电路构成 片选信号CS做为三态钳位电路的输入 又做为与非门的一个输入端 三态 输出低电平 输出高电平 输出高阻态 结构 1 CS 1时 T5倒置放大 T6饱和导通 T7截止 三态钳位电路对原TTL电路没有影响 2 CS 0时 T5导通 T6截止 T7饱和导通 T4截止 同时T3也截止 T3 T4都截止 L处于第三种工作状态高阻态 工作原理 1 0 三态与非门真值表 符号 三态门的用途 能以线与的方式连接 同时具有TTL门的工作速度 可以构成总线形式的电路 分时控制各个门的CS端为有效信号 就可以让各个门的输出信号分时进入总线 两个三态门反相器组成的电路 门1为低电平使能门2为高电平使能 三态门可以用来实现数据的双向传输 E 0 门1选通 实现反相器功能 门2禁止 输入 输出之间断路 构成 E 1 门2选通 实现反相器功能 门1禁止 输入 输出之间断路 1 74H系列 高速TTL系列 1 减小了电阻值 2 采用了复合管结构 减少了输出电阻 3 2 7改进型TTL门电路 简单介绍 提高了速度 但是电流加大 功耗上升 前面 普通的TTL逻辑门 74系列 为了提高转换速度 降低功耗 其他系列的改进型的TTL电路 2 74S系列 肖特基系列 除了采取降低电阻值 用复合管等措施提高工作速度外 还使用肖特基三极管 抗饱和三极管 提高工作速度 SBD的导通阈值电压比较低 0 3 0 4V 图3 2 13 P101 导通后箝位b c电压 避免三极管进入深度饱和 3 低功耗肖基特系列 74LS系列 功耗降低 而仍有74系列的速度 延时 功耗积是74系列的1 5 74S系列的1 3 表3 2 2TTL门电路的各种系列的性能比较P102 使用肖特基三极管 提高工作速度 增大电路电阻 降低电路功耗降低工作速度 CMOS逻辑门电路 继TTL电路以后 开发出的第二种数字集成电路 速度略低于TTL门电路 但功耗和抗干扰能力优于TTL门电路用CMOS工艺更易制成高集成度的数字集成电路 最早为4000系列 74HC高速系列 74HCT系列可与TTL器件完全兼容 已超越TTL电路 成为主流逻辑电路 CMOS电路 N沟道增强型MOSFET vGS VT VT 0 由N沟道和P沟道两种MOSFET组成的电路 P沟道增强型MOSFET 3 1 4CMOS反相器 1 工作原理 vi vGSN vGSP TN TP vO 0V 0V 10V 截止 导通 10V 10V 10V 0V 导通 截止 0V VTN 2V VTP 2V 逻辑图 逻辑表达式 无论vi是高电平还是低电平 TN TP总是一个导通 另一个截止 即处于互补状态互补对称的MOS电路 CMOS电路 TN TP总是一个导通 另一个截止 CMOS电路的静态电流很小 静态功率很小 2 CMOS反相器的电压传输特性 AB段 TP导通 TN截止 vO VOH VDD CD段 TN导通 TP截止 vO VOL 0 CMOS反相器阈值电压1 2VDD CMOS反相器的电压传输特性接近于理想的开关特性 BC段 TN TP都导通vo值是两管导通电阻分压的结果 当vI 1 2VDD时 T1 T2导通电阻相等 vO 1 2VDD 1 CMOS与非门 a 电路结构 N输入的与非门的电路 输入端增加有什么问题 3 1 5CMOS逻辑门电路 只有A和B均为高电平 A和B有一个或两个为低电平 输出高电平 输出低电平 电路实现 与非 逻辑功能 两个TN串联 两个TP并联 2 CMOS或非门 N输入的或非门的电路的结构 输入端增加有什么问题 两个TP串联 两个TN并联构成 只有A 0 B 0时 TP1 TP2导通 TN1 TN2截止 输出高电平 A B中有一个为1时 TP1 TP2中有一个截止 TN1 TN2中有一个导通 输出低电平 电路实现 或非 逻辑功能 当A B同时为1 或X 1 当A B不同时为1 且X 0时 L 0 L 1 3 异或门电路 3 异或门电路 1 CMOS漏极开路门 1 CMOS逻辑门输出不能直接线与 输出短接 在一定情况下会产生低阻通路 大电流有可能导致器件的损毁 并且无法确定输出是高电平还是低电平 3 1 6CMOS漏极开路 OD 门和三态输出门电路 0 1 2 漏极开路门的结构与逻辑符号 c 可以实现线与功能 电路 逻辑符号 b 与非逻辑不变 a 工作时必须外接电源和电阻 上拉电阻的计算与OC门基本相同 2 三态 TSL 输出门电路 1 0 0 1 1 截止 导通 1 0 0 截止 导通 0 1 0 截止 截止 X 1 逻辑功能 高电平有效的同相逻辑门 0 1 3 1 7CMOS传输门 TG vI在 5 5 无论如何变化 TP TN都截止 vI vO之间呈现高阻状态 传输门断开 TP TN结构对称 d s极可互换 要保证衬底与d s之间PN结始终反偏 TP VGS VT TN VGS VT 设 VT 2V TP TN要导通 结构 一TN和一TP并联 TN P型衬底 5VTP N型衬底 5V TN导通 vI在 5 3 TP导通 vI在 3 5 vI在 5 5 至少有一个CMOS管导通 vO vI 传输门组成的数据选择器 C 0 TG1导通 TG2断开L X TG2导通 TG1断开L Y C 1 传输门的应用 3 2 6BiCMOS门电路 输出级 TTL电路推挽式输出级转换速度快输入级 CMOS电路功耗低 I为高电平 MN M1和T2导通 MP M2和T1截止 输出 O为低电平 工作原理 M1的导通 迅速拉走T1的基区存储电荷 M2截止 MN的输出电流全部作为T2管的驱动电流 M1 M2加快输出状态的转换 导通 截止 1 0 截止 导通 导通 截止 0 I为低电平 MP M2和T1导通 MN M1和T2截止 输出 O为高电平 M2导通 T2基区的存储电荷迅速消散 M1截止 MP的输出电流全部作为T1的驱动电流 T1迅速饱和导通 0 截止 导通 1 导通 截止 截止 导通 1 3 5逻辑描述中的几个问题 3 5 1正负逻辑问题 3 5 2基本逻辑门的等效符号及其应用 3 5 1正 负逻辑问题 有一逻辑器件 正逻辑真值表 若用H表示高电平 L表示低电平 其功能表示为 其逻辑关系 采用 正逻辑体制 or 负逻辑体制 而定 负逻辑真值表 正 负逻辑的等效变换 本书一般采用正逻辑 3 5 2基本逻辑门电路的等效符号及其应用 1 基本逻辑门电路的等效符号 与非门等效符号 或非门等效符号 利用逻辑门等效符号 可实现对逻辑电路进行变换 以简化电路 能减少实现电路的门的种类 控制电路 逻辑门等效符号强调低电平有效 3 6 1CMOS门电路与TTL门的接口问题 3 6逻辑门电路使用中的几个实际问题 由于对工作速度 功耗的不同要求 有时需TTL电路 CMOS电路混合使用 须注意接口问题 满足电压和电流的接口条件 VOH min VIH min VOL max VIL max 电压接口条件 能对负载器件提供足够大的拉电流和灌电流 IOH max IIH total IOL max IIL total 电流接口条件 IOL CMOS IIL TTL 低电平电流不匹配 例3 6 1用一个74HC00与非门电路驱动一个74系列TTL反相器和六个74LS系列逻辑门电路 试验算此时的CMOS门电路是否过载 VOH min VIH min VOL max VIL max 总的输入电流IIL total 1 6mA 6 0 4mA 4mA 灌电流情况 拉电流情况 74HC00 IOH max 4mA74系列反相器 IIH max 0 04mA74LS门 IIH max 0 02mA 总的输入电流IIH total 0 04mA 6 0 02mA 0 16mA 74HC00 IOL max 4mA74系列反相器 IIL max 1 6mA74LS门 IIL max 0 4mA 1 可将同一封装内的CMOS门电路并联使用提高驱动能力 2 可外加驱动电路 需提高CMOS电路带灌电流负载的能力 VOH TTL VIH CMOS 高电压不匹配 为解决高电平匹配问题 必须把TTL电路的VOH提高到3 5V以上 因为IO IIH都很小 VOH VDD Rp的计算可参照OC门上拉电阻的计算公式 3 6 2门电路的负载接口电路 1 门电路驱动LED CMOS门具有对称性 IOL IOH 既可以用拉电流驱动也可以用灌电流驱动 TTL门电路IOH很小 0 4mA 不适于用拉电流驱动 拉电流 灌电流 解 LED正常发光需要几mA的电流 并且导通时的压降VF为1 6V 根据附录A查得 当VCC 5V时 VOL 0 1V IOL max 4mA 例3 6 2试用74HC04六个CMOS反相器中的一个作为接口电路 使门电路的输入为高电平时 LED导通发光 因此ID取值不能超过4mA 限流电阻的最小值为 2 驱动机电性负载 例如驱动低电流继电器 驱动能力往往不足 关键是提供足够大的驱动电流 将几个驱动门并联使用 3 6 3门电路使用的抗干扰措施 1 多余输入端的处理 原则 1 不影响逻辑功能 2 工作稳定可靠 抗干扰 重要概念 TTL门电路悬空相当于接高电平 但不倡导多余输入端悬空 会引入干扰 2 为防止干扰一般还可以 R一般可以取10k以上 2 TTL 或非门 或门 多余输入端绝对不许悬空 多余输入端必须处理 接地 与其他输入端并联 A A A 3 CMOS逻辑门 输入端悬空会破坏逻辑状态 不允许悬空 二 去耦合滤波器 数字电路一直以0 1的跳变方式工作 所以电路中可能存在较多的脉冲 尖峰电流干扰 将会影响门电路的正常工作 一般采取在电源附近 电源与地之间并联一个10 100 F的大电容 能否正常工作 a 不能线与 b 接地电阻太小 输出为1 c 输出恒为0 1 写出以下电路中L1 L5输出逻辑函数表达式 反相器 反相器 反相器 逻辑功能分析 L何时为低电平 2 4 6 由附录C查出驱动门 7401 参数 VOH 2 4V VOL 0 4V IOH 0 4mA IOL 16mA负载门 74LS系列 参数