分立元件门电路.ppt

第三章门电路 3 1概述 3 2分立元件门电路 3 3TTL与非门 3 4其它类型的TTL门电路 3 5MOS门电路 3 1概述 门 电子开关 满足一定条件时 电路允许信号通过 开关接通 开门状态 关门状态 条件不满足时 信号通不过 开关断开 开关作用 二极管 反向截止 开关接通 开关断开 三极管 C E 饱和区 截止区 开关接通 开关断开 正向导通 3 2分立元件门电路 F A B 逻辑变量 0V 3V 逻辑函数 0V0V0 3V 0V3V0 3V 3V0V0 3V 3V3V3 3V 一 二极管与门 uD 0 3V 规定 高电位 1 低电位 0 正逻辑极性指定 负逻辑极性指定 高电位 0 低电位 1 混合逻辑 I 负逻辑 O 正逻辑 一般采用正逻辑 000 010 ABF 100 111 真值表 真值表 n个变量 N 2n种组合 功能 当A与B都为高时 输出F才为高 F是A和B的与函数 逻辑式 F A B 逻辑与运算 逻辑乘法运算 111 逻辑符号 二极管与门 任0则0 全1则1 波形图 时序图 二 二极管或门 0V0V 0 3V 0V3V2 7V 3V0V2 7V 3V3V2 7V uD 0 3V 000 011 101 111 真值表 真值表 功能 当A或者B任意有一个为高 或同时都为高时 输出F就为高 F是A和B的或函数 逻辑式 F A B 逻辑或运算 逻辑加法运算 011 101 111 逻辑符号 二极管或门 任1则1 全0则0 波形图 时序图 三 三极管非门 A F 保证UA 0 3V时 三极管可靠截止 1 当UA 0 3V时 工作情况 设 T截止 要求 UBE 0 5V 当UA 0 3V时 设 IB 0 1 8V D导通 起箝位作用 UD 0 7V 箝位二极管 UF 2 5V 0 7V 3 2V 3 2V 2 当UA 3 2V时 设 T饱和导通 IB IBs T的UCES 0 3V UBE 0 7V 即UF 0 3V D截止 检验T饱和条件 临界饱和基极电流 估算IB 先计算IBS 0 39mA 0 96mA IB IBs T饱和的假设成立 得 UF 0 3V I1 I2 IB 01 10 真值表 功能 当A为高时 输出F为低 A为低时 F为高 F是A的非函数 逻辑式 F 逻辑符号 三极管非门 波形图 时序图 求反运算 四 DTL电路 与非门 A B Diode TransistorLogic 与非门 任0则1 全1则0 逻辑式 逻辑符号 F 或非门 A B 或非门 任1则0 全0则1 逻辑式 逻辑符号 F 采用不同的逻辑极性 则实现的逻辑关系也不同 LLL000111001110 LHL010101011100 HLL100011101010 HHH111000110001 逻辑关系 正与门 负或门 混合逻辑与非门 或非门 注意 若无特殊说明 一般均采用正逻辑 逻辑关系 正逻辑负逻辑混合逻辑混合逻辑 I O I O 正与门 负或门 混合逻辑 与非门 或非门 正与非门 负或非门 混合逻辑 与门 或门 正非门 负非门 混合逻辑 逻辑恒等 注意 一般均采用正逻辑 1 体积大 工作不可靠 2 需要不同电源 3 各种门的输入 输出电平不匹配 3 3TTL与非门 数字集成电路 在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线 使用时接 电源 输入和输出 数字集成电路具有体积小 可靠性高 速度快 而且价格便宜的特点 TTL型电路 输入和输出端结构都采用了半导体晶体管 称之为 Transistor TransistorLogic 100个以下 小规模集成电路 SmallScaleIntegration SSI 几百个 中规模集成电路 MediumScaleIntegration MSI 几千个 大规模集成电路 LargeScaleIntegration LSI 一万个以上 超大规模集成电路 VeryLargeScaleIntegration VLSI 名称 3 3 1TTL与非门电路结构和工作原理 一 结构 5V A B C R1 T1 R2 T2 R3 F R4 R5 T3 T4 T5 输入级 输出级 中间级 T1与R1组成输入级 T1 多发射极晶体管 实现 与 运算 b1 A B C c1 5V R1 c1 T1 b1 A B C R2 T2 R3 F R4 R5 T3 T4 T5 与 非 与非门 输出级 二 工作原理 1 任一输入为低电平 0 3V 时 截止 c1 T1 T5 T2 T4 UF 5 UBE3 UBE4 UR2 3 4V高电平 T2 T5 截止 逻辑关系 任0则1 2 输入全为高电平 3 4V 时 4 1V 3 4V T5 T4 发射结全反偏 R2 2 输入全为高电平 3 4V 时 T5 T4 R2 截止 T1 倒置状态 C E作用颠倒 UF 0 3V T1 T2 T5 T2 截止 逻辑关系 全1则0 TTL与非门 输入任0 T2 T5截止 T3 T4导通 U0 U0H 输入全1 T4截止 T2 T5饱和导通 U0 U0L 逻辑关系 任0则1全1则0与非门 3 3 2TTL与非门外特性和参数 测试电路 一 电压传输特性 UO UI 简化的传输特性 UO UI 曲线 二值性曲线 UOH UIH UIL 截止区 T5 关门 转折区 过渡区 饱和区 T5 开门 阈值电压 UT 1 4V门槛电压 Threshold 通用 UOH 2 4V UOL 0 4V 典型值 输出高电平UOH 3 4V输出低电平UOL 0 3V 阈值电压UT 1 4V 1 输出端 2 输入端 典型值 输入高电平UIH 3 4V输入低电平UIL 0 3V 通用 UI UTUI 1 与非门开门 UOL UI UTUI 0 与非门关门 UOH 典型参数 二 输入负载特性 UI RI C 例 RI 0 5K UI 0 6V UT UI为低电平 当RI较小时 设 T2 T5截止 当RI较小时 UI UT T2 T5截止 T3 T4导通 UF UOH 当UI UT时 T5将饱和导通 UF UOL 此时RI 求出 RI 1 45K 临界电阻即 1 45K 当RI 1 45K 时箝位UI 1 4V UF UOL 1 45K UF UOL 0 7V 多余输入端处理 接 5V 若悬空 UI 1 输入端并联使用 A B C F RI UI关系 RI 1 45K 时 输入端 UI 相当于接 1 高电平 RI 1 45K 时 输入端 UI 相当于接 0 低电平 RI 输入端悬空 时 相当于接 1 高电平 三 扇出系数 fanout 与非门输出驱动同类门的个数 N 8 与非门的扇出系数一般是10 带负载能力 驱动器 扇出系数可以大于20 1 与非门输出为高电平时 UIL T2 T5截止 T3 T4导通 拉电流 IOH 几百 拉电流能力 维持UOH时 所允许的最大拉电流值 2 与非门输出为低电平时 灌电流 IOL约十几mA 灌电流能力 维持UOL时 所允许的最大灌电流值 四 动态特性 tp1 tp2 导通传输时间 截止传输时间 波形边沿变坏 延迟变化 平均传输时间 Propagationdelay 典型值 3 10ns 对TTL与非门的要求 1 掌握其逻辑关系 任0则1 全1则0 2 掌握其典型参数 会使用 3 了解其基本结构 能定性分析其工作原理 3 4其它类型的TTL门电路 一 集电极开路的与非门 OC门 1 问题的提出 标准TTL与非门进行与运算 能否 线与 OpenCollector 问题 TTL与非门的输出电阻很低 i 功耗 与非门截止 T4热击穿 UOL 与非门导通 不允许 与非门截止 与非门导通 2 OC门结构 去掉T3 T4 标准TTL与非门 可以断开 OpenCollector 符号 缺角 集电极开路 特点 RL和UCC可以外接 3 线与 电路 F F1 F2 F3 任0则0 全1则1 线与 使用OC门的关键是选择外接RL 根据带负载情况确定 二 三态输出与非门 TS门 ThreeState 三种状态 高电平 低电平 高阻状态 禁止状态 标准与非门输出状态 1 三态门结构 控制端 使能端 Enable 2 工作原理 F 工作状态 E 0 F E 1 E 1 时 F Z 高阻状态 符号 功能表 接低电平时为工作状态 若去掉使能端的非门 5V 符号 功能表 接高电平时为工作状态 3 用途 主要作为TTL电路与总线 BUS 间的接口电路 公用总线 用公用总线分时传送不同数据 译码器 门工作 门工作 门工作 三 与或非门 简化的等效逻辑图 逻辑符号 3 5MOS门电路 一 MOS电路的特点 是电压控制元件 静态功耗小 3 允许电源电压范围宽 3 18V 4 扇出系数大 抗噪声容限大 优点 工艺简单 集成度高 缺点 工作速度比TTL低 MOS门的开关作用 MOS门D S极之间的开关状态受UGS的控制 增强型 N沟道 P沟道 UGS UT 0 开启电压 UGS UT UGS UT 0 开启电压 UGS UT 二 MOS门电路 1 MOS反相器 非门 1 UA 0V 工作原理 2 UA UDD UGS UT T截止 UF UDD F 1 UGS UT T导通 UF 0V F 0 结构 01 10 有源负载的MOS反相器 非门 T2 负载管 T1 驱动管 逻辑式 F UGS UDS UT导通 有源负载 NMOS增强型 非线性电阻 2 CMOS反相器 Complementary SymmetryMOS互补对称式MOS T2 负载管 T1 驱动管 T1 ONT2 OFF OFFON 1 结构 0 0V UGS UT 0导通 UGS0截止 1 UDD 2 工作原理 UA 0V 0 0V UGS UT 0截止 UGS UT 0导通 1 UDD F UA UDD 真值表 F 1导通截止 0