(数字电子技术基础)第2章 门电路.ppt

2 1 电子技术 数字电路部分 第二章门电路 2 2 第二章门电路 2 1概述 2 2分离元件门电路 2 3TTL集成门电路 2 4其它类型的TTL门电路 2 5MOS门电路 2 3 门电路是用以实现逻辑关系的电子电路 与我们所讲过的基本逻辑关系相对应 门电路主要有 与门 或门 与非门 或非门 异或门等 在数字电路中 一般用高电平代表1 低电平代表0 即所谓的正逻辑系统 2 1概述 2 4 只要能判断高低电平即可 K开 Vo VCC 输出高电平1K合 Vo 0v 输出低电平0 可用三极管代替 高电平下限 低电平上限 Vcc 2 5 三极管的开关特性 2 6 二极管与门 设二极管的饱和压降为0 3伏 2 2分立元件门电路 F AB 2 7 二极管或门 F A B 2 8 三极管非门 嵌位二极管 三极管的饱和压降假设为0 3V F A 2 9 与非门 F AB 2 10 二极管 三极管或非门和与或非门 我们利用二极管或门和三极管非门串联可以组成或非门 即 如果将与门的输出与或非门的输入相连就可构成与或非门 即 F AB CD 2 11 1 体积大 工作不可靠 2 需要不同电源 3 各种门的输入 输出电平不匹配 分立元件门电路的缺点 与分立元件电路相比 集成电路具有体积小 可靠性高 速度快的特点 而且输入 输出电平匹配 所以早已广泛采用 2 12 数字集成电路的分类 数字集成电路按其内部有源器件的不同可以分为两大类 一类为双极型晶体管集成电路 它主要有晶体管 晶体管逻辑 TTL TransistorTransistorLogic 射极耦合逻辑 ECL EmitterCoupledLogic 和集成注入逻辑 I2L IntegratedInjectionLogic 等几种类型 另一类为MOS MetalOxideSemiconductor 集成电路 其有源器件采用金属 氧化物 半导体场效应管 它又可分为NMOS PMOS和CMOS等几种类型 2 13 目前数字系统中普遍使用TTL和CMOS集成电路 TTL集成电路工作速度高 驱动能力强 但功耗大 集成度低 MOS集成电路集成度高 功耗低 超大规模集成电路基本上都是MOS集成电路 其缺点是工作速度略低 目前已生产了BiCMOS器件 它由双极型晶体管电路和MOS型集成电路构成 能够充分发挥两种电路的优势 缺点是制造工艺复杂 2 14 小规模集成电路 SSI SmallScaleIntegration 每片组件内包含10 100个元件 或10 20个等效门 中规模集成电路 MSI MediumScaleIntegration 每片组件内含100 1000个元件 或20 100个等效门 大规模集成电路 LSI LargeScaleIntegration 每片组件内含1000 100000个元件 或100 1000个等效门 超大规模集成电路 VLSI VeryLargeScaleIntegration 每片组件内含100000个元件 或1000个以上等效门 2 15 目前常用的逻辑门和触发器属于SSI 常用的译码器 数据选择器 加法器 计数器 移位寄存器等组件属于MSI 常见的LSI VLSI有只读存储器 随机存取存储器 微处理器 单片微处理机 位片式微处理器 高速乘法累加器 通用和专用数字信号处理器等 此外还有专用集成电路ASIC 它分标准单元 门阵列和可编程逻辑器件PLD PLD是近十几年来迅速发展的新型数字器件 目前应用十分广泛 2 16 2 3 1TTL与非门的基本原理 2 3TTL集成门电路 2 17 TTL与非门的内部结构 与门 非门 达林顿结构 2 18 1 任一输入为低电平 0 3V 时 1V 不足以让T2 T5导通 2 19 1 任一输入为低电平 0 3V 时 1V uo 5 uR2 ube3 ube4 3 6V高电平 2 20 2 输入全为高电平 3 4V 时 电位被嵌在2 1V 全反偏 1V 0 7V 0 3V 2 21 2 输入全为高电平 3 4V 时 全反偏 uF 0 3V 2 22 2 3 2TTL与非门的特性和技术参数 2 23 一 电压传输特性 2 3 2TTL与非门的特性和技术参数 测试电路 2 24 UOL 0 3V 传输特性曲线 输出高电平 输出低电平 UOFF UON 理想的传输特性 2 25 1 输出高电平UOH 输出低电平UOL UOH 2 4VUOL 0 4V便认为合格 典型值UOH 3 4VUOL 0 3V 2 逻辑摆幅 U 逻辑门输出高 低电平之差 U称为逻辑摆幅 逻辑摆幅越大 抗干扰能力越强 典型TTL逻辑门的逻辑摆幅 U 3 6V 0 3V 3 3V 2 26 3 开门电平UON和关门电平UOFF UON称为开门电平 当输入电压大于UON时 逻辑门处于关闭状态 UON的典型值为1 4V 一般要求小于1 8V UOFF称为关门电平 当输入电压小于UOFF时 逻辑门处于开通状态 UOFF的典型值为1 0V 一般要求大于0 8V 2 27 4 抗干扰容限UNL和UNH 逻辑门低电平输入时的抗干扰容限UNL UNL UOFF UIL逻辑门高电平输入时的抗干扰容限UNH UNH UIH UON 抗干扰容限用来表征逻辑门的抗干扰能力 一旦干扰电平超过抗干扰容限 逻辑门将不能正常工作 通常 UNL UNH 因此 常用UNL作为逻辑门的抗干扰容限 2 28 二 输入 输出负载特性 1 前后级之间电流的联系 2 29 前级输出为高电平时 前级 后级 前级流出电流IOH 拉电流 2 30 前级输出为低电平时 前级 后级 流入前级的电流IOL约1 4mA 灌电流 2 31 灌电流的计算 2 32 关于电流的技术参数 2 33 2 扇出系数 与门电路输出驱动同类门的个数 前级输出为高电平时 例如 2 34 前级 前级输出为低电平时 2 35 输出低电平时 流入前级的电流 灌电流 输出高电平时 前级流出的电流 拉电流 一般与非门的扇出系数为10 由于IOL IOH的限制 每个门电路输出端所带门电路的个数 称为扇出系数 2 36 3 输入端通过电阻R接地的情况 输入端 1 0 2 37 R较小时 R较小时 ui UT相当输入低电平 所以输出为高电平 2 38 R增大 R ui ui UT时 输入变高 输出变低电平 R临界 1 45K 2 39 1 悬空的输入端相当于接高电平 2 为了防止干扰 可将悬空的输入端接高电平 说明 2 40 4 平均传输时间 tpd1 tpd2 平均传输时间 2 41 2 4 1集电极开路的与非门 OC门 2 4其它类型的TTL门电路 2 42 符号 E C a A B L b c 2 43 应用时输出端要接一上拉负载电阻RL 2 44 1 OC门可以实现 线与 功能 F F1F2F3 RL 2 45 F F1F2F3 2 46 F F1F2F3 所以 F F1F2F3 2 47 2 负载电阻RL和电源UCC可以根据情况选择 如RL用继电器线圈 J 替代 可以实现对其它电路的控制 2 48 问题 1 如何确定上拉电阻RL RL max RL min 参考 阎石 数字电子技术基础 P80 2 一般的TTL与非门能否线与 参考 杨福生 电子技术 P320 2 49 OC门的应用 2 50 2 51 2 4 2三态门 E 控制端 2 52 2 53 2 54 A B F 符号 功能表 2 55 A B F 符号 功能表 2 56 三态门主要作为TTL电路与总线间的接口电路 用途 E1 E2 E3轮流接入高电平 将不同数据 A B C 分时送至总线 2 57 2 5 1MOS反相器 ui 1 ui 0 2 5MOS门电路 2 58 2 5 2CMOS反相器 2 59 ui 0 u 工作原理 2 60 ui u 工作原理 2 61 2 5 2其他逻辑功能的CMOS门电路 CMOS与非门 P并N串CMOS或非门 P串N并 2 62 2 6 1漏极开路门 OD门 2 6其他CMOS门电路 特点 需外接上拉电阻输出端可以并接 线与 2 63 2 6 2CMOS传输门 控制端 C 0截止高阻态 断开 C 1导通低阻态输入端与输出端对称 双向器件模拟开关 导通时可传输模拟信号 2 64 2 6 3三态输出门 TS门 特点 控制端 使能端 有效电平输出可并接 总线结构 2 65 CMOS电路的优点 1 静态功耗小 2 允许电源电压范围宽 3 18V 3 扇出系数大 抗噪容限大 2 66 2 7集成逻辑门使用中的实际问题 1 多余输入端的处理 1 TTL门 TTL门的输入端悬空 相当于输入高电平 但是 为防止引入干扰 通常不允许其输入端悬空 对于与门和与非门的多余输入端 可以使其输入高电平 具体措施是将其通过电阻R 约几千欧 接 UCC 或者通过大于2k 的电阻接地 在前级门的扇出系数有富余的情况下 也可以和有用输入端并联连接 2 67 对于或门及或非门的多余输入端 可以使其输入低电平 具体措施是通过小于500 的电阻接地或直接接地 在前级门的扇出系数有富余时 也可以和有用输入端并联连接 对于与或非门 若某个与门多余 则其输入端应全部输入低电平 接地或通过小于500 的电阻接地 或者与另外同一个门的有用端并联连接 但不可超出前级门的扇出能力 若与门的部分输入端多余 处理方法和单个与门方法一样 2 68 2 MOS门 MOS门的输入端是MOS管的绝缘栅极 它与其它电极间的绝缘层很容易被击穿 虽然内部设置有保护电路 但它只能防止稳态