EDA技术实用教程第3章.ppt

EDA技术实用教程 第3章FPGA CPLD结构与应用 3 1概述 PLD ProgrammableLogicDevice 可编程逻辑器件 是一种数字集成电路的半成品 在其芯片上按一定排列方式集成了大量的门和触发器等基本逻辑元件 使用者可利用某种开发工具对其进行加工 即按设计要求将片内元件连接起来 编程 引论 PLD的思想来自PROM 首先我们对数字电路进行剖析 1 数字电路分类 组合电路 与时间无关 输出是输入的函数 时序电路 与时间有关 输出与输入 输出的前一状态有关 3 时序电路剖析 2 组合电路剖析 由基本门构成 与 或 非 异或门等 可由单一基本门构成 可化为 与 或 表达式 由组合电路和触发器构成 可编程电路结构 3 1概述 图3 1基本PLD器件的原理结构图 3 1概述 3 1 1可编程逻辑器件的发展历程 3 1概述 3 1 2可编程逻辑器件的分类 PLD按集成度分类 3 2简单可编程逻辑器件原理 3 2 1电路符号表示 图3 3常用逻辑门符号与现有国标符号的对照 3 2简单可编程逻辑器件原理 3 2 1电路符号表示 图3 4PLD的互补缓冲器图3 5PLD的互补输入图3 6PLD中与阵列表示 3 2简单可编程逻辑器件原理 3 2 1电路符号表示 图3 7PLD中或阵列的表示图3 8阵列线连接表示 3 2简单可编程逻辑器件原理 3 2 2PROM 图3 9PROM基本结构 ProgrammableROM可编程只读存储器 3 2简单可编程逻辑器件原理 3 2 2PROM ProgrammableROM可编程只读存储器 3 2简单可编程逻辑器件原理 3 2 2PROM ProgrammableROM可编程只读存储器 1 地址译码器 完成PROM存储阵列的行的选择 由与门组成 其字线的逻辑函数是 2 存储矩阵 逻辑函数表示 Fo Mp 1 oWp 1 Ml oW1 MooWo F1 Mp 1 1Wp 1 M1 1W1 Mo 1Wo Fm 1 Mp 1 m 1Wp 1 M1 m 1W1 Mo m 1Wo 其中 对熔丝工艺 熔丝断相当于Mp 1 m 1 0 熔丝通常相当于Mp 1 m 1 1是一个可编程或阵列 P 2n Mp 1 m 1是存储单元阵列第m 1列p 1行单元的值 3 2简单可编程逻辑器件原理 3 2 2PROM 图3 10PROM的逻辑阵列结构 3 2简单可编程逻辑器件原理 3 2 2PROM 图3 11PROM表达的PLD阵列图 3 2简单可编程逻辑器件原理 3 2 2PROM 图3 12用PROM完成半加器逻辑阵列 早期有人用ROM做数字电路 以4x2PROM为例 说明可将PROM当PLD使用 例2 1 构造半加器 0 0 0 0 1 1 1 0 1 1 1 10 S Ao Al AoAl AoA1 C Ao A1 阵列点文件 对PLD器件称为熔丝图文件 FuseMap 对于PROM 则为存储单元的编程数据文件 PROM只能用于组合电路 输入变量的增加会引起存储容量的增加 且按2的幂次方增加 原因 全译码 3 2简单可编程逻辑器件原理 3 2 3PLA 图3 13PLA逻辑阵列示意图 与阵列和或阵列都可编程 3 2简单可编程逻辑器件原理 3 2 3PLA 图3 14PLA与PROM的比较 例2 2 6x3PLA与8x3PROM的比较 两者在大部分实际应用中 可实现相同的逻辑功能 优点 乘积项数量减少 门利用率高 缺点 算法复杂 器件的运行速度下降 与阵列不采用全译码的方式 标准的与或表达式已不适用 需要把逻辑函数化成最简的与或表达式 然后用可编程的与阵列构成与项 用可编程的或阵列构成与项的或运算 在有多个输出时 要尽量利用公共的与项 以提高阵列的利用率 应用 全定制ASIC设计 手工化简 3 2简单可编程逻辑器件原理 3 2 4PAL 图3 16PAL的常用表示 图3 15PAL结构 与阵列可编程 或阵列固定 对于多个乘积项 PAL通过输出反馈和互连的方式解决 即允许输出端的信号再馈入下一个与阵列 时序电路的实现 时序电路由组合电路及存储单元构成 锁存器 触发器 RAM 组合电路部分的可编程问题已解决 只要加上锁存器 触发器即可 图3 17一种PAL16V8的部分结构图 输出反馈 D触发器 缺点 1 为适应不同应用需要 PAL的输出I O结构很多 应用设计者在设计不同功能的电路时 要采用不同输出I O结构的PAL器件 带来使用 生产的不便 2 PAL一般采用熔丝工艺生产 一次可编程 修改不方便 被GAL取代 3 2 5GAL 1985年 Lattice 1 特点 1 采用EEPROM工艺 具有电可擦除重复编程的特点 2 在 与 或 阵列结构上沿用了PAL的与阵列可编程 或阵列固定的结构 3 输出结构较大改进 增加了输出逻辑宏单元OLMC OutputLogicMacroCell 3 2 5GAL 乘积项逻辑 2 OLMC单元的组态 1 OLMC的结构 OLMC中有4个多路选择器 通过不同的选择方式可以产生多种输出结构 这些输出结构分别属于三种模式 一旦确定了某种模式 所有的OLMC都将工作在同一种模式下 2 组态简介 组合输出 可配置成 组合输出双向口 寄存器输出 寄存器输出双向口 专用输入等 优点 设计极为灵活 具有结构重构和输出端的任何功能均可移到另一输出引脚上的功能 可简化电路板的布局布线 使系统的可靠性进一步地提高 逻辑宏单元 输入 输出口 输入口 时钟信号输入 三态控制 可编程与阵列 固定或阵列 GAL16V8 1 寄存器模式 有寄存器 三态门 A 寄存器输出结构 B 寄存器模式组合输出双向口结构 2 复合模式 无寄存器 三态门可用 A 复合组合输出结构 B 组合输出双向口结构 3 简单模式 特点 三态门固定 A 反馈输入结构 与一或 阵列没输出功能 但可作为相邻单元信号反馈输入 该单元反馈输入端信号来自另一个相邻单元 B 输出反馈结构 C 简单模式输出结构 编辑ABEL文本文件 ABL 生成JED网表文件 简单PLD早期器件 规模小 只能实现通用数字逻辑电路 如74系列 的一些功能 由 与一或 门阵列和输入输出单元组成 简单PLD早期器件 规模小 只能实现通用数字逻辑电路 如74系列 的一些功能 由 与一或 门阵列和输入输出单元组成 KX康芯科技 3 3CPLD的结构与工作原理 图3 25简单模式输出结构 KX康芯科技 3 3CPLD的结构与工作原理 图3 27MAX7128S的结构 1 逻辑阵列块 LAB KX康芯科技 3 3CPLD的结构与工作原理 2 宏单元 KX康芯科技 3 3CPLD的结构与工作原理 图3 28共享扩展乘积项结构 3 扩展乘积项 3 3CPLD的结构与工作原理 3 扩展乘积项 图3 29并联扩展项馈送方式 KX康芯科技 3 3CPLD的结构与工作原理 4 可编程连线阵列 PIA 图3 30PIA信号布线到LAB的方式 KX康芯科技 3 3CPLD的结构与工作原理 5 I O控制块 图3 31EPM7128S器件的I O控制块 KX康芯科技 3 4FPGA的结构与工作原理 3 4 1查找表逻辑结构 图3 32FPGA查找表单元 图3 33FPGA查找表单元内部结构 KX康芯科技 3 4 2Cyclone CycloneII系列器件的结构与原理 图3 34CycloneLE结构图 KX康芯科技 3 4FPGA的结构与工作原理 3 4 2Cyclone CycloneII系列器件的结构与原理 图3 35CycloneLE普通模式 KX康芯科技 3 4 2Cyclone CycloneII系列器件的结构与原理 图3 36CycloneLE动态算术模式 KX康芯科技 3 4 2Cyclone CycloneII系列器件的结构与原理 图3 37CycloneLAB结构 KX康芯科技 3 4 2Cyclone CycloneII系列器件的结构与原理 图3 38LAB阵列 KX康芯科技 3 4 2Cyclone CycloneII系列器件的结构与原理 图3 39LAB控制信号生成 KX康芯科技 3 4 2Cyclone CycloneII系列器件的结构与原理 图2 40快速进位选择链 KX康芯科技 3 4FPGA的结构与工作原理 3 4 2Cyclone CycloneII系列器件的结构与原理 图3 41LUT链和寄存器链的使用 KX康芯科技 3 4FPGA的结构与工作原理 3 4 2Cyclone CycloneII系列器件的结构与原理 图3 42LVDS连接 KX康芯科技 3 5硬件测试技术 3 5 1内部逻辑测试 图3 43边界扫描电路结构 3 5 2JTAG边界扫描测试 KX康芯科技 3 5硬件测试技术 表3 1边界扫描IO引脚功能 3 5 2JTAG边界扫描测试 KX康芯科技 3 5硬件测试技术 图3 44边界扫描数据移位方式 3 5 2JTAG边界扫描测试 KX康芯科技 3 5 2JTAG边界扫描测试 图3 45JTAGBST系统内部结构 KX康芯科技 3 5 2JTAG边界扫描测试 图3 46JTAGBST系统与与FPGA器件关联结构图 KX康芯科技 3 5硬件测试技术 图3 47JTAGBST选择命令模式时序 3 5 2JTAG边界扫描测试 3 5 3嵌入式逻辑分析仪 KX康芯科技 3 6FPGA CPLD产品概述 3 6 1Lattice公司CPLD器件系列 1 ispLSI器件系列 2 ispMACH4000系列 3 LatticeEC ECP系列 KX康芯科技 3 6FPGA CPLD产品概述 3 6 2Xilinx公司的FPGA和CPLD器件系列 2 Spartan Spartan 3 Spartan3E器件系列 5 Xilinx的IP核 3 XC9500 XC9500XL系列CPLD 4 XilinxFPGA配置器件SPROM KX康芯科技 3 6FPGA CPLD产品概述 3 6 3Altera公司FPGA和CPLD器件系列 1 StratixII系列FPGA 5 MAX系列CPLD 3 ACEX系列FPGA 4 FLEX系列FPGA 2 Stratix系列FPGA 6 Cyclone系列FPGA低成本FPGA 7 CycloneII系列FPGA 8 MAXII系列器件 9 Altera宏功能块及IP核 KX康芯科技 3 6FPGA CPLD产品概述 3 6 4Actel公司的FPGA器件 3 6 5Altera公司的FPGA配置方式与配置器件 表3 2AlteraFPGA常用配置器件 KX康芯科技 3 7编程与配置 表3 3图3 48接口各引脚信号名称 KX康芯科技 3 7编程与配置 3 7 1JTAG方式的在系统编程 表3 3图3 48接口各引脚信号名称 KX康芯科技 3 7编程与配置 3 7 1JTAG方式的在系统编程 图3 49多CPLD芯片ISP编程连接方式 KX康芯科技 3 7编程与配置 3 7 2使用PC并行口配置FPGA 图3 50PS模式的FPGA配置时序 KX康芯科技 3 7编程与配置 3 7 3FPGA专用配置器件 图3 51EPCS器件配置FPGA的电路原理图 KX康芯科技 3 7编程与配置 3 7 4使用单片机配置FPGA 图3 52用89C52进行配置 KX康芯科技 3 7编程与配置 3 7 5使用CPLD配置FPGA 使用单片机配置的缺点 1 速度慢 不适用于大规模FPGA和高可靠应用 2 容量小 单片机引脚少 不适合接大的ROM以存储较大的配置文件 3 体积大 成本和功耗都不利于相关的设计 FPGA的配置方案 1 PassiveSerialMode 3 JTAGMode 2 ActiveSerialMode FPGA的3种常用的标准下载配置模式 FPGA配置 JTAG配置端口 FPGA PS配置端口 PC机 配置适配电路 配置器件或配置电路 AS配置端口 专用FLASH配置器件 习题 KX康芯科技 习题3 1OLMC有何功能 说明GA