VLSI3.ppt

2020 2 9 1 第三章器件设计技术 2020 2 9 2 第一节引言集成电路按其制造材料分为两大类 一类是Si 硅 另一类是GaAs 砷化镓 目前用于ASIC设计的主体是硅材料 但是 在一些高速和超高速ASIC设计中采用了GaAs材料 用GaAs材料制成的集成电路 可以大大提高电路速度 但是由于目前GaAs工艺成品率较低等原因 所以未能大量采用 2020 2 9 3 2020 2 9 4 1 在双极型工艺下ECL CML EmitterCoupledLogic CurrentModeLogic射极耦合逻辑 电流型开关逻辑TTL TransistorTransistorLogic晶体管 晶体管逻辑 IntegratedInjectionLogic集成注入逻辑 2020 2 9 5 2 在MOS工艺下NMOS PMOS MNOS MetalNitride 氮 OxideSemiconductor E NMOS与 D NMOS组成的单元CMOS MetalGateCMOSHSCMOS HighSpeedCMOS 硅栅CMOS CMOS SOS SilicononSapphire 兰宝石上CMOS 提高抗辐射能力 VMOS VerticalCMOS 垂直结构CMOS提高密度及避免Latch Up效应 2020 2 9 6 3 GaAs集成电路GaAs这类 族化合物半导体中载流子的迁移率比硅中载流子的迁移率高 通常比掺杂硅要高出6倍 GaAs是一种化合物材料 很容易将硅离子注入到GaAs中形成MESFET MetalSemi conductionFieldEffectTransistor 的源区与漏区 且由注入深度决定MESFET的类型 注入深度在500 1000时是增强型 而1000 2000时是耗尽型 从工艺上讲GaAs的大规模集成也比较容易实现 目前GaAs工艺存在的问题是它的工艺一致性差 使其制造成品率远远低于硅集成电路 2020 2 9 7 第二节MOS晶体管的工作原理MOSFET MetalOxideSemi conductionFieldEffectTransistor 是构成VLSI的基本元件 简单介绍MOS晶体管的工作原理 一 半导体的表面场效应1 P型半导体 2020 2 9 8 2 表面电荷减少 2020 2 9 9 3 形成耗尽层 2020 2 9 10 4 形成反型层 2020 2 9 11 二 PN结的单向导电性自建电场和空间电荷 2020 2 9 12 PN结的单向导电性 2020 2 9 13 三 MOS管的工作原理 2020 2 9 14 Vgs0时 Ids由S流向D Ids随Vds变化基本呈线性关系 3 当Vds Vgs Vtn时 沟道上的电压降 Vgs Vtn 基本保持不变 由于沟道电阻Rc正比于沟道长度L 而Leff L L变化不大 Rc基本不变 所以 Ids Vgs Vtn Rc不变 即电流Ids基本保持不变 出现饱和现象 4 当Vds增大到一定极限时 由于电压过高 晶体管被雪崩击穿 电流急剧增加 2020 2 9 15 第三节MOS管的电流电压一 NMOS管的I V特性推导NMOS管的电流 电压关系式 设 Vgs Vtn 且Vgs保持不变 则 沟道中产生感应电荷 根据电流的定义有 其中 2020 2 9 16 V n Eds n为电子迁移率 cm v sec Eds Vds L沟道水平方向场强代入 V n Vds L代入 有了 关键是求Qc 需要分区讨论 2020 2 9 17 1 线性区 Vgs Vtn Vds设 Vds沿沟道区线性分布则 沟道平均电压等于Vds 2由电磁场理论可知 Qc Co Cox Eg W L其中 tox为栅氧厚度Co为真空介电常数Cox为二氧化硅的介电常数W为栅的宽度L为栅的长度 2020 2 9 18 令 Cox Co Cox tox单位面积栅电容K Cox n工艺因子 n K W L 导电因子则 Ids n Vgs Vtn Vds 2 Vds 线性区的电压 电流方程当工艺一定时 K一定 n与 W L 有关 电子的平均传输时间 L 2020 2 9 19 2 饱和区 Vgs Vtn VdsVgs Vtn不变 Vds增加的电压主要降在 L上 由于 L L 电子移动速度主要由反型区的漂移运动决定 所以 将以Vgs Vtn取代线性区电流公式中的Vds得到饱和区的电流 电压表达式 2020 2 9 20 3 截止区 Vgs Vtn 0Ids 0 4 击穿区 电流突然增大 晶体管不能正常工作 2020 2 9 21 转移特性曲线 2020 2 9 22 二 PMOS管I V特性电流 电压表达式 线性区 Isd p Vds Vgs Vtp Vds 2 饱和区 Isd p 2 Vgs Vtp 2020 2 9 23 MOS管版图 2020 2 9 24 第四节反相器直流特性NMOS管 Vtn 0增强型Vtn0耗尽型按负载元件 电阻负载 增强负载 耗尽负载和互补负载 按负载元件和驱动元件之间的关系 有比反相器和无比反相器 2020 2 9 25 1 N沟增强 2020 2 9 26 b N沟耗尽 2020 2 9 27 C P沟增强 2020 2 9 28 d P沟耗尽 2020 2 9 29 一 电阻负载反相器 E R Vi为低时 驱动管截止 输出为高电平 Voh VddVi Vdd时 输出为低电平 其中Ron为Me的导通电阻 为了使Vol足够低 要求Ron与Rl应有合适的比例 因次 E R反相器为有比反相器 2020 2 9 30 二 增强型负载反相器 E E 饱和E E反相器Vi为低电平时 Vi为高电平时 解之得 2020 2 9 31 令 则 E E非饱和负载反相器Vi为低电平时 Voh VddVi为高电平时 2020 2 9 32 因为 Vol Vdd Vol 2 Vgg Vtl Vdd所以 一般情况下 ke kl所以 2020 2 9 33 E E反相器版图 VO Vdd Vss Vi 2020 2 9 34 三 耗尽负载反相器 E D 栅漏短接的E D反相器 工作情况与E E非饱和负载反相器特性相同 这里不再介绍了 2020 2 9 35 栅源短接的E D反相器Vi为低电平时 Te截止 Idsl Idse 0 Voh VddVi为低电平时 因为 V0为低 Te非饱和 Tl饱和 所以 2020 2 9 36 E D反相器也是有比反相器 2020 2 9 37 E D反相器版图 2020 2 9 38 四 CMOS反相器Vi为低电平时 Tm截止 Tp导通 Voh VddVi2为高电平时 Tn导通 Tp截止 Vol 0 2020 2 9 39 电流方程如下 设Vtn Vtp 2020 2 9 40 0 Vi Vtn时 n截止p线性 Vi vtn v0 Vtp p管无损地将Vdd传送到输出端 V0 Vdd 如图a b段 Vtn Vi V0 Vtp时 n饱和p线性由In Ip得 如图b c段 2020 2 9 41 V0 Vtp Vi V0 Vtn时 n饱和p饱和由In Ip得 V0与Vi无关 称为CMOS反相器的域电压 如图c d段 V0 Vtn Vi Vdd Vtp时 n线性p饱和由In Ip得 如图d e段 2020 2 9 42 Vdd Vtp Vi Vdd时 n线性p截止V0 0如图e f段 2020 2 9 43 CMOS反相器有以下优点 1 传输特性理想 过渡区比较陡 2 逻辑摆幅大 Voh Vdd Vol 0 3 一般Vth位于电源Vdd的中点 即Vth Vdd 2 因此噪声容限很大 4 只要在状态转换为b e段时两管才同时导通 才有电流通过 因此功耗很小 5 CMOS反相器是利用p n管交替通 断来获取输出高 低电压的 而不象单管那样为保证Vol足够低而确定p n管的尺寸 因此CMOS反相器是Ratio Less电路 2020 2 9 44 CMOS反相器的域值电压Vth 为了有良好的噪声容限 应要求Vth Vdd 2 如果 n p Vt