基于FPGA的2FSK信号发生器的设计 傅智河 （电子与通信工程 051121317.doc

基于FPGA的2FSK信号发生器的设计傅智河（电子与通信工程 051121317）摘要：针对2FSK信号的特点，提出了一种基于FPGA的 2FSK 信号发生器设计方案。此方案利用Altera公司功能强大的MAX+Plus软件开发系统，使用VHDL设计。电路简单,设计灵活,便于修改和调试。本文详细叙述了其设计思想，并用复杂可编程逻辑器件 FPGA 予以实现，给出了程序设计和仿真波形。关键词：FPGA;2FSK;VHDL0引言现场可编程逻辑门阵列(Field Programmable Gate Array ) FPGA，与PAL、GAL器件相比，优点是可以实时地对外加或内置的RAM或EPROM编程，实现现场可编程(基于EPROM型)或在线重配置(基于RAM型)。是科学试验、演技研制、小批量产品生产的最佳选择。不同厂家生产的FPGA在可编程逻辑快的规模，内部互连线的结构和采用的可编程元件上存在较大的差异。较常用的是Altera公司的FPGA器件。其程序的设计可用Altera公司的MAX+Plus软件开发系统来实现，开发系统为用户提供了良好的开发环境，包含有丰富的库资源，很容易实现各种电路设计，它支持多种输入方式，并有极强的仿真系统。这对于长期从事电路设计调试者来说极大地提高了效率。 FSK(频移键控)是数字信号调制的一种基本方式,常用的2FSK是用两个不同频率的正弦波信号分别表示基带信号的0和1,通过发送这两个正弦波信号来实现对基带信号的传输。2FSK的原理框图如图1所示。其中,M序列发生器可以看作是一个基带信号源,在实际应用中,可以由具体信号源来替代。10MHz时钟信号经过分频器产生200KHz、100KHz和1KHz三个频率信号,1KHz信号用来产生1KH的M伪随机序列信号。2选1数据选择器由M序列信号控制在200KHz和100KHz两个信号中选择一个输出。正弦波发生器根据输入信号的频率产生两个不同频率的数字正弦波信号,经过D/A后变成不同频率的模拟正弦波信号输出。图1 FSK信号发生器框图1系统实现11开发工具Altera公司的MAX+PLUS提供 了全面的逻辑设计能力。设计时可将文本，图形和波形等设计的输入方法任意组合，建立起有层次的单器件或多器件设计。MAX+PLUS编译器（Compiler）可完成资源利用的最小化和逻辑综合，把设计装配成一个或多个器件并产生编程数据；还可进行设计校验，包括功能仿真，定时仿真，影响速度的关键路径的延时预测以及多序列器件交叉的多器件仿真。设计流程如图2所示。 MAX+Plus采用自顶向下的设计方法（TDD），设计流程为：设计输入项目编译项目校验器件编程。1.1.1设计输入MAX+Plus软件的设计输入方法很多,主要有以下三种:原理图输入、文本输入和波形输入。MAX+Plus为实现不同的逻辑宏功能提供了大量的图元和宏功能符号。其中Prim图元库中包含基本的逻辑块电路,mf宏功能库包含所有74系列芯片,mega、lpm参数化模块库包括参数化模块、高级模块等。利用MAX+Plus提供的Graphic Edi-tor可以方便地应用这些图元和宏功能符号进行原理图的编辑输入。文本设计输入方法主要用来实现以AHDL语言形式或VHDL语言形式书写的文件。AHDL是AlteraHardware Description Language的缩写,它是Altera的硬件描述语言;VHDL是一种符合IEEE标准的高级硬件行为描述语言。二者均适合于大型、复杂的设计。MAX+Plus提供了Text Editor,用来输入HDL设计文件,通过编译就可以将这些语言表达的逻辑映射到Altera的器件中去。MAX+PlusWaveform Editor用于建立和编辑波形文件。Compiler先进的波形综合算法,可以根据用户定义的输入及输出波形自动生成逻辑关系,自动为状态机分配状态位和状态变量。1.1.2项目编译MAX+Plus编译器可以检查项目中的错误并进行逻辑综合,将项目最终设计结果加载到Altera器件中去,并为模拟和编程产生输出文件。1.1.3项目校验设计校验过程包括设计仿真和定时分析,其作用是测试逻辑操作和设计的内部定时。MAX+Plus仿真器可以对编译期间生成的二进制仿真网表进行功能、定时的仿真1.1.4器件编程器件编程,也称烧写,是指MAX+PlusPro-grammer使用Compiler生成的编程文件对Altera器件编程。编程过程可通过配套的编程适配器连接微机到应用板的JAG接口上来实现。1.2分频器的实现本文设计的基带码元数据速率为1Kbps,两个载频频率分别为1KHz和2KHz。这里对正弦信号每周期取100个采样点,因而需要产生3个时钟信号:1 KHz(数据速度)、100KHz(产生1 KHz正弦信号的输入时钟)和200KHz(产生2KHz正弦信号的输入时钟)。基准时钟由一个常用的10MHz的晶振提供,因此需设计一个1输入3输出的分频器。在使用VHDL编程时,不同的设计人员会采不同的语句来实现自己的设计思想。这里给出一个产生200KHz的VHDL源程序:（见附件1）只要对上面这个程序加两个输出端口,并在ar-chitecture中相应的加上两个process,就能实现1输入3输出的分频器。图3是分频器的波形仿真结果。、图3 分频器的仿真波形1.3M序列发生器的实现M序列是伪随机序列的一种,它的显著特点是随机特性、预先可确定性和循环特性,从而在通信领域得到了广泛的应用,这里将其用作2FSK的基带信号。本设计中的M序列是一种通过带有两个反馈抽头的3级反馈移位寄存器产生的一串“1110010”循环序列。利用查表的方法就可以设计出序列码。表3列出了n级移位寄存器型m序列码发生器的反馈函数，根据反馈函数，就可以连成序列长度 的m序列码发生器电路。表1 m序列的反馈函数表f（Q）Nf（Q）1Q112Q6Q8Q11Q122Q1Q213Q9Q10Q12Q133Q2Q314Q9Q11Q13Q144Q3Q415Q14Q155Q3Q516Q11Q13Q14Q166Q5Q617Q14Q177Q6Q718Q1Q2Q5Q188Q2Q3Q4Q819Q14Q17Q18Q199Q5Q920Q17Q2010Q7Q1021Q19Q2111Q9Q1122Q21Q22电路组成：移位寄存器+异或反馈电路 设计过程：（1）根据 ，确定n （2）再查上表可得反馈函数f（Q） （3）画电路图 （4）加防全0装置设计中S=7 的M序列发生器第一步：根据 确定N=3第二步：查表得反馈函数f（Q）=Q2Q3第三步：画电路图第四步：加全0校正项 F（Q）= Q2Q3+ Q1Q2Q3第五步：完善电路图利用全0状态重新置数以实现自启动。本设计用一种带有两个反馈抽头的三级反馈移位寄存器得到一串“1110010”循环序列，并采取措施防止进入全“0”状态。通过更换时钟频率，可以方便地改变输入码元的速率。m序列产生器的电路结构如图4所示图4 “1110010” 伪随机m序列产生器1.4数据选择器的实现数据选择器用来选择正弦波发生器的两个输入时钟,一个频率为100KHz,此时正弦波发生器产生一个1KHz的正弦波,代表数字基带信号“0”;另一个频率为200KHz,此时产生一个2KHz的正弦波,代表数字基带信号“1”。由于2选1数据选择器用VHDL实现起来比较简单,这里不再综述。 1.5正弦波信号的产生正弦波发生器是整个系统设计的关键。众所周知,模拟信号要经过采样、量化过程后才能变成数字信号,这一过程称为A/D变换。这里要研究的是由数字合成技术产生模拟的正弦波信号,也就是首先要产生经过采样、量化后的数字信号,再经过D/A变换器转换成模拟正弦波信号。根据采样定理,只要采样频率大于2倍的被采样信号的最高频率,就可以无失真地恢复被采样信号。为了减小采样和量化误差,在正弦波发生器中对每个正弦波周期采样100个点,每个采样值进行8位量化,可用下式来计算每个样值。An=127(sin(2n100)+1),n=0,1,299这里An的取值为0255,是为了避免出现负值,在D/A变换后可用电平移位电路还原。有了各点的样值后,就可以用VHDL来实现正弦波发生器了。具体的正弦波发生器可以用状态机来实现,也可以用条件选择语句来实现。（程序见附件2） 由正弦波发生器输出的就是8位二进制数字信号,再经过D/A变换器就可以到频率为1 KHz和2KHz的2FSK信号了。1.6下载验证实现把上述各部分所生的symbol用MAX+Plus提供的Graphic Editor编辑连接起来,就形成了图1的所示电路,再进行整体模块仿真,其结果如图5所示。从仿真的结果看,达到了设计要求。经过器件编程,可将整体模块程序烧写到合适的FPGA芯片中,再配以相应的D/A器件及其它外围电路,调试后即完成设计。图5 2FSK波形图2结束语传统设计应用分立元件或通用数字电路芯片,设计周期长,花费大,而且往往局部功能优化,而整体功能较差，用FPGA来实现2F