10进制计数器的verilog设计.doc_第1页
10进制计数器的verilog设计.doc_第2页
10进制计数器的verilog设计.doc_第3页
10进制计数器的verilog设计.doc_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

Lab6 10进制计数器 吴晓鸣 五班 U2011138401.实验目的 a. 使用Verilog语言实现10进制计数器设计。b. 做出仿真波形。c. 使用DE0开发板下载、验证。2.实验内容l 编写十进制计数器的代码，烧录到DE0中l 用LED灯显示计数3.代码分析module abc(EN,CP,CR,Q);input EN,CP,CR;/三个输入端口output 3:0Q;/四个输出端口reg3:0Q;always (posedge CP or negedge CR)/当CP为上升沿或CR为下降沿 if(CR)Q=4b0000;/清零开关 else if(EN)/使能开关 begin if(Q=4b1001) Q=4b0000;/当Q的值大于等于9，跳到0 else Q=Q+1b1; end else Q=Q;endmodule 4.实验步骤l 新建一个工程，选择相应的实验板型号，创建一个Verilog HDL文件，输入程序。l 分析并编译程序，设置开发板引脚。l 连接实验板，烧入程序。5. 实验结果的测试和分析a.编译代码：b仿真波形c. 下载到DE0实验板上：设置引脚后，LED灯有规律的闪动，到9后，跳回0. 6.实验总结 通过这个实验，我了解了计数器与分频器的基本原理，熟悉了怎样用LED和verilog来实现10进制的计数器，并用DE0显示实验结果。7. 参考文献1康华光.电子技术基础（数字部分）北京:高等教育出版社,2006.2罗杰.Verilog
人人文库> 全部分类> 应用文书 > 技术指导

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论