微机概念综述答案.doc

A 阐述微机系统的基本组成，总线的功用及总类。答：计算机系统分为：硬件系统及软件系统。硬件系统包括微机算机主机板，电源，机箱及外围设备。主机板：微处理器CPU（算术逻辑单元，控制器，寄存器阵列），内存储器（只读（ROM），随机（RAM），高速缓存（Cache），I/O接口电路（并行I/O，串行I/O），系统总线。 外围设备：外部设备（输入/输出设备，外存储器），过程I/O通道。 软件系统包括系统软件，中间件，程序设计语言，应用软件。 系统软件：监控程序BIOS，操作系统，语言处理程序，服务程序。 程序设计语言：机器语言，汇编语言，高级语言，面向对象语言。 计算机系统的所有的地址信号，数据信号，和控制信号都由总线进行传输。 总线分为：片内总线，又称芯片内部总线，位于CPU芯片内部，用来实现CPU内部各功能单元电路之间的相互连接和信号的相互传递；片总线，又称元件级总线，是微机算机主板上或单板微机上以CPU芯片为核心，芯片与芯片间连接的总线；内总线，又称微机算机总线或板机总线，又称为微机系统总线，用来实现计算机系统中插件板与插件板间的连接；外总线，又称通信总线，用于系统之间的连接，完成系统与系统间的通信。B 解读8086总线周期和操作时序，画出相关时序图。答：CPU访问（读或写）一次存储器或I/O接口所花时间，称为一个总线周期。8086一个最基本的总线周期有4个时钟周期（状态T）组成。在T1（系统总线处于空闲状态或执行状态周期时可含一个或多个时钟周期），CPU首先将访问的存储单元或I/O端口的地址送到总线上；在T2-T4，若是“写”总线周期，则CPU在此期间把输出数据送到总线上；若是“读” 总线周期，则CPU把T3到T4期间从总线上输入数据往T2时，总线浮空，以便CPU有个缓冲时间把输出地址的写方式转换为输入数据的读方式。当与CPU相连的存储器或外设速度跟不上CPU的访问速度时，会有外设通过READY控制线能使CPU在T3之后插入一个或多个附加的始终周期Tw（等待状态）。C 论述中断的概念，中断响应处理的过程。答：中断是为处理一些紧急发生的情况，使程序中断当前任务，将CPU的控制转向该紧急事件进行处理，并在处理完后返回原程序的一种过程。 中断响应处理的过程：CPU在执行完当前指令后，才响应中断请求。它首先要判定中断申请的性质，按照中断优先级别的规定，顺序进行查询。当检测到为除法出错，INTn或INTO中断或非屏蔽NMI中断时，立即转入响应的中断服务程序进行中断处理。如果是可屏蔽的INTR中断请求，则需判定中断允许触发标志位IF，当IF=1时，允许中断，否则CPU对该中断请求不予响应。单步中断受TF单步中断标志控制，当TF=1时，响应单步中断，否则不予响应。D论述设计存储系统时序存储芯片的选择原则，存储芯片与CPU的连接问题。答：选择原则：首先要根据需要，用途和性价比选用合适的存储器芯片类型和容量。然后还应根据CPU读写周期对速度的要求，确定所选的存储器芯片类型是否满足速度要求。 连接问题：一、地址线、数据线、控制线的连接。存储器芯片与CPU的连接就是与地址线、数据线、控制线（三总线）的连接。二、总线的负载能力。由于主存储器系统有多片ROM和RAM芯片组成。每片芯片均接在总线上，若芯片数量较多，必然会增大总线的负担。所以要求较大的负载能力。硬件系统中一般应在CPU与总线间接入总线驱动器，来提高总线的负载能力。三、存储器芯片与CPU的速度匹配。CPU的取指令周期和存储器的读/写周期都有固定的时序。若存储器芯片的速度不能满足CPU的读/写时间要求，则将在时序的T3和T4间插入多个等待状态（Tw）。存储器芯片的速度影响了CPU的运行效率。E 阐述接口电路的功用，组成及传送的信息。CPU与外设交换数据的方式及特点。答：接口的基本功能是在CPU的系统总线和I/O设备之间传输信息、提供缓冲作用以满足双方的时序需要。 接口应具备：一、寻址功能。它应能对选择存储器和I/O接口的信号做出响应，此外还要对送来的片选信号进行识别，以断定当前的接是否被访问，并确定是接口中的哪个寄存器被访问。二、输入/输出功能。接口要根据送来的读/写信号决定当前进行的是输入操作还是输出操作，并能随后从总线上接收来自CPU的数据和控制信息，或将数据或状态信息送到总线上。三、 数据转换功能。接口不但要把外设输入数据或将数据送往外设，并且要把CPU输出的并行数据转换成所连接外设可接收的数据格式，或者把从外设输入的信息转换成并行数据送往CPU。四、联络功能。当接口从总线上接收一个数据或把一个数据送到总线上以后，能发一个就绪信号，以通知CPU数据传输已完成，可准备进行下一次传输。五、中断管理功能。具有中断控制能力的接口应具有发射中断请求信号和接收中断响应信号的功能，还具有发送中断类型号的功能。六、复位功能。接口应能接收复位信号，从而使接口本身及所连接的外设能够重新启动。七、可编程功能。接口应具有可编程功能，从而可通过软件设置控制信号来使接口工作于不同方式。八、错误检测功能。接口设计中常要考虑对错误的检测问题。F画出8086最小系统典型系统结构原理图。解释地址锁存器、数据收发器的功用。答：锁存器是用来锁存8086访问存储器和I/O接口时于T1状态发出的地址信。经8282锁存后的地址信号可在整个周期保持不变，为外部提供稳定的地址信号。 数据收发器是起到双向电子开关的作用，可对数据总线进行功率放大，控制数据传输的方向。例子3-36、当前8086 CPU各寄存器状态、堆栈和数据段的部分内存单元状态如下所示AX=5293H BX=0003H CX=6A32H DX=974CHSP=5674H BP=5673H DI=5673H SI=0002H标志位CF=1 ZF=0 SF=0 CS=5678H IP= 0100H84H92H32H19H25H92H35H10H59H23H61H57H34H18H37H02H堆栈段SS : 5670H数据段 DS : 5670H 写出下列各条指令独立执行后相应寄存器的数值。 1AND DH，CL DX= CX= 2ADC S I，AX S I = CF= 3XOR CH，BX+DI CX= BX= 4MOV BX， BP+SI BX= BP= 5MOV AX， DI AX= CF= 6MOV AL， DI AX= ZF= 7MOV AH， DI AX= SF= 8CMP AX，DI AX= ZF= 9SHR BL，1 BX= AX= 10INC CX CX= SF= 11POP DX DX= SP= 12PUSH AX AX= SP= 13 LOOP 0123H CX= IP= SP= 14 CALL 1000H：0567H CS= IP= SP= 15 JC 00D9H CS= IP= SP= 例子4-32 判别下列汇编源程序各语句语法的正确性，有错误修改之。并画出数据区内存分配图。DATA SEGMENTVAR1 DB 10，100，12H，34H，0C6HVAR2 DW 100，100H，1234H，5678H DD 12345678H DB 2 DUP（0，1，？）VAR3 DB 123，“123”VAR4 EQU 6789HVAR5 DW “23”VAR1 EQU 23H ENDP MOV CH，VAR4 MOV AX，VAR4NEXT MOV BX，VAR1 SUB VAR4，BX MOV VAR3，AL ADD DL，VAR1 MOV SI，NEXT JC VAR2410 设VAR1和VAR2为字变量，LAB为标号，试指出下列指令的错误，并改正之。（1）ADD VAR1，VAR2 （2）SUB AL,VAR1 （3）JMP LABSI（4）JNZ VAR1 （5）JMP NEAR LAB （6）MOV AL,VAR2解：（1）MOVAX,VAR1 （2）MOV AH,0 （3）JMPOFFSET LAB SIADDAX,VAR2 SUB AX，VAR1 （4）MOV SI,VAR1 （5）JMP NEAR PTR LAB （6）MOVAX,VAR2JNZ TARGET TARGET:JMPSIP238 5-8 若一些存储器芯片的地址总线数量分别为8、10、12、14。存储器对应的存储单元个数为多少？解：8条时存储单元个数为 28256 个单元，10条时存储单元个数为 2101024 个单元，12条时存储单元个数为 2124096 个单元，14条时存储单元个数为 21416384 个单元。P238 5-12 CPU 的存储器系统由一片6264（8K8 SRAM）和一片2764（8K8 EPROM）组成。6264的地址范围是8000H9FFFH、2764的地址范围是0000H1FFFH。画出用 74LS138译码器的全译码法存储器系统电路（CPU）的地址宽度为16）。解：8K为213需要13根地址线，A0A12接6262、2764的13根地址线。A13A15三根地址线接