中山大学数字电路与逻辑设计实验报告.doc

中山大学数字电路与逻辑设计实验报告院系 信息科学与技术学院学号 专业 计算机科学类 实验人 3、实验题目：AU(Arithmetic Unit,算术单元）设计。实验内容：设计一个半加半减器，输入为 S、A、B,其中S为功能选择口。当S=0时，输出A+B及进位；当S=1时，输出A-B及借位。S输入1输入2输出Y进/借位Cn0ABA+B进位1ABA-B借位利用三种方法实现。（1） 利用卡诺图简化后只使用门电路实现。（2） 使用74LS138实现。（3） 使用74LS151实现，可分两次单独记录和/差结果、进位借位结果或使用两块74LS151实现。实验分析：真值表SABYCn0000000110010100110110000101111101011100卡诺图：S AB0 1 通过卡诺图可得：Y=B+A00110011 00 01 11 10 S AB 0 100011000 00 Cn=AB+BS 01=(A+S)B 11 10实验设计：（1） 利用门电路实现。利用74LS197的八进制输出端Q1、Q2、Q3作为B、A、S的输入。用异或门74LS86实现输出Y.用74LS86实现AB，再用74LS08与B实现与门。（2） 利用74LS138实现将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A、G2B接低电平，G1接高电平。将74LS138的Y1、Y5、Y2、Y6利用74LS20实现与非门作为输出Y。将74LS138的Y3、Y5利用74LS00实现与非门作为输出Cn。（3） 利用74LS151实现将74LS197的Q3、Q2、Q1作为74LS151的S2、S1、S0输入，D1、D2、D5、D6接高电平，D0、D3、D4、D7接低电平。Z即为输出Y、将D3、D5接高电平，其他接低电平。Z即为输出Dn。实验过程及出现的问题：按如图所示接好电路问题：由于实验电路箱中74LS86和74LS08不能同时工作，所以改用两次74LS00来实现与门。实验结果：如图为第一种方式实现的示波器显示结果。D8为时钟CP1，D9、D10、D11分别为S、A、B,D13，D14为Y，Cn。4、 实验题目：ALU（Arithmetic&Logic Unit，算术逻辑单元）实验内容：用proteus设计一个六输入二输出的ALU.控制端：S2、S1、S0决定ALU的8种功能，其中指定6种功能为与、或、非、异或、全加、全减，剩余功能自由拟定。数据输入端：当ALU进行全加（全减）运算时，三个数据输入端分别为被加数（被减数）、加数（减数），进位（借位）。当ALU进行全加（全减）运算时，两个输出端分别为和（差）、进位（借位）。当ALU进行逻辑运算时，两个输出端为逻辑运算的结果和结果的取反。实验设计：控制端功能S2S1S0000与001或010A非011B非100异或101全加110全减111清零用两个74LS197实现六位数输入，用两个74LS151作为数据选择器输出，其中一个74LS197的八进制输出端作为74LS151的地址输入端，另一个74LS197的八进制输出端进行逻辑门运算作为D0D8的输出。全加，全减的真值表A（被加数）B（加数）C（进位）Y1(和）Y2（进位）0000000110010100110110010101011100111111Y1=A(BC)Y2=AB+(AB)CA（被减数）B（减数）C（借位）Y1（差）Y2(借位）0000000111010110110110010101001100011111Y1=A(BC)Y2=(BC)+BC;实验过程及出现的问题：由于proteus没有74LS151，故用74HC151代替。考虑到用门电路实现全加，全减所需原件过多，故用74LS138实现全加，用74LS153实现全减。由真值表得，按照设计在proteus上实现ALU.如图运行仿真实验结果：其中A0为时钟cp0，A1A6为六个输入，A8，A9为两个输出。实验总结与设计体会：1、 一种功能可以有多种方法实现，如实验三可以用逻辑门，可以用74LS138，可以用74LS151实现，实验四中全加全减器的实现也是。最重要的是要找最简单的实现方法，以及分析可行性。2、 实验前一定要先分析实验所需的原件，以及要如何实现，在实验过程中才能对实验有清晰的认识，不会因为连线过多而导致混