数字电子技术复习基础题.doc

1 离散的，不连续的信号，称为（ B ）A、模拟信号 B、数字信号2 组合逻辑电路通常由（ A ）组合而成。A、门电路 B、触发器 C、计数器3 十六路数据选择器的地址输入（选择控制）端有（ C ）个A、16 B、2 C、4 D、84 一位8421BCD码译码器的数据输入线与译码输出线的组合是（ C ）A、4：6 B、1：10 C、4：10 D、2：45 能实现脉冲延时的电路是（ B ）A、多谐振荡器 B、单稳态触发器 C、施密特触发器68线3线优先编码器的输入为 ，当优先级别最高的有效时，其输出 的值是（ C ） A、111 B、010 C、000 D、1017JK触发器在CP作用下，若状态必须发生翻转，则应使（ B ）A、J=K=0 B、J=K=1 C、J=O，K=18有一个左移位寄存器，当预先置入1011后，其串行固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ A ）A、10110110110010000000 B、101101010010000100009有一位二进制数码需要暂时存放起来，应选用（ A ）A、触发器 B、2选1数据选择器 C、全加器10EPROM是指（ D ）A、随机读写存储器 B、可编程逻辑阵列可编程只读存储器 D、可擦除可编程只读存储器11. 下列各式中的四变量A、B、C、D的最小项是： A 。 (A)ABCD (B)AB(C+D) (C)+B+C+ (D)A+B+C+D12. Y=的反函数为 A 。 (A)= (B)= (C)= (D)=13. 四个逻辑变量的取值组合共有 B 。 (A)8 (B)16(C)4 (D)1514. 已知逻辑函数F（A，B）ABAB，是函数值为1的A，B取值组合是： C 。 (A)00，11 (B)01，00 (C)01，10 (D)01，1115. 20488位RAM芯片，其数据线的个数是： B 。 (A)11 (B)8 (C)14 (D)21116离散的，不连续的信号，称为（ B ）。A模拟信号 B.数字信号17组合逻辑电路通常由（ A ）组合而成。 A门电路 B.触发器 C.计数器188线3线优先编码器的输入为I0I7 ，当优先级别最高的I7有效时，其输出的值是（ C ）。 A111 B.010 C.000 D.10119十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A16 B.2 C.4 D.820一位8421BCD码译码器的数据输入线与译码输出线的组合是（ C ）。 A4:6 B.1:10 C.4:10 D.2:421常用的数字万用表中的A/D转换器是（ B ）。 A逐次逼近型ADC B.双积分ADC C.并联比较型ADC22ROM属于（ A ）。 A组合逻辑电路 B.时序逻辑电路23有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ A ）。 A.1011-0110-1100-10000000 B.1011-0101-0010-0001000024、若在编码器中有50个编码对象，则要求输出二进制代码位数为（ B ）位。 A.5 B.6 C.10 D.5025、在下列逻辑电路中，不是组合逻辑电路的有（ D ）。A.译码器 B.编码器 C.全加器 D.寄存器26、多谐振荡器可产生（ B ）。A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波27、以下电路中可以实现“线与”功能的有（ C ）。A. TTL与非门 B.三态输出门 C.OC门28、一个 4 位移位寄存器可以构成最长计数器的长度是（ C ）。 A.8 B.12 C.15 D.16 29、满足特征方程 的触发器称为（ C ）。A、D触发器 B、JK触发器 C、T/触发器30、施密特触发器有（ C ）个稳定状态，多谐振荡器有（ B）个稳定状态，单稳 态触发器有（ A）个稳定状态。 A. 0 B.1 C.2 D.331、多谐振荡器可产生（ B ）。A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波32、石英晶体多谐振荡器的突出优点是（ C ）。A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭33、以下各电路中，（ B ）可以产生脉冲定时。 A. 多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器34、三态门输出高阻状态时，（ B ）是正确的说法。A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动35、对于TTL与非门闲置输入端的处理，可以（ A ）。A.接电源 B.通过电阻3k接电源 C.接地 D.与有用输入端并联36、CMOS数字集成电路与TTL数字集成电路相比突出的优点是（ A ）。A. 微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽37、以下电路中常用于总线应用的有（ A ）。A.TSL门（三态门） B.OC门 C.CMOS传输门 D.CMOS与非门38、下面几种逻辑门中，可以用作双向开关的是。（ A ）ACMOS传输门 B或非门异或门39、能实现脉冲延时的电路是：（ B ）A多谐振荡器 B单稳态触发器施密特触发器40只能读出数据，不能更改数据的存储器是（ B ）ARAMBROMCPROMDEPPROM4110244位的RAM芯片,其他地址线的个数为( C )A4B8C10D21042EPPROM是指（ D ）A随机读写存储器B可编程逻辑器件C可编程只读存储器D可擦除可编程只读存储器43将2561位的ROM扩大为10248位ROM，共需（ A ）片2561位的ROMA32B10C16D6444已知某计算机的内存设置有32根地址线，16位并行输入/输出数据线，则它的最大存储量是（ B ）位A3216B23216C21616D2163245用ROM实现逻辑设计时，要求ROM的与阵列必须产生（ ），而用PLA实现逻辑设计时，只要产生（ A ）An变量的2n个最小项；n个与项Bn变量的2n个最大项；n个或项Cn变量个与项；n变量的2n个最小项Dn个或项；2n个或项46、若在编码器中有50个编码对象，则要求输出二进制代码位数为 B 位。 A.5 B.6 C.10 D.5047、一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。 A.1 B.2 C.4 D.1648、下列各函数等式中无冒险现象的函数式有 D 。 A. B. C. D. E.49、函数，当变量的取值为 A、D 时，将出现冒险现象。 A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=050、四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y= A 。A. B. C. D.51、一个8选一数据选择器的数据输入端有 E 个。A.1 B.2 C.3 D.4 E.852、在下列逻辑电路中，不是组合逻辑电路的有 D 。A.译码器 B.编码器 C.全加器 D.寄存器53、八路数据分配器，其地址输入端有 C 个。A.1 B.2 C.3 D.4 E.854、组合逻辑电路消除竞争冒险的方法有 A 。A修改逻辑设计 B.在输出端接入滤波电容C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰55、用四选一数据选择器实现函数Y=，应使 A 。A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=056、用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=，应 A 。A.用与非门，Y= B.用与门，Y=C.用或门，Y= D.用或门，Y=57、当编码器 74LS147 的输入端 I 1 、 I 5 、 I 6 、 I 7 为低电平，其余输入端为高电平时，输出信号为 D 。 A.1110 B.1010 C.1001 D.100058. 引起组合逻辑电路中竞争与冒险的原因是（ ）A、逻辑关系错； B、 干扰信号；C、电路延时； C、电源不稳定。59. 组合逻辑电路通常由（ ）组合而成。A. 门电路 B. 触发器 C. 计数器 D. 寄存器60. 指出下列各式中哪个是四变量、的最小项（ ）A、；B、；C、；D、 61. 83线优先编码器（74LS148）中，8条输入线同时有效时，优先级最高为I7线，则 输出线的性质是（ ） A. 000 B. 010 C. 101 D. 11162. 七段显示译码器是指（ ）的电路。A. 将二进制代码转换成09个数字 B. 将BCD码转换成七段显示字形信号C. 将09个数转换成BCD码 D. 将七段显示字形信号转换成BCD码63. 逻辑数F=A+A+B，当变量的取值为（ ）时，将出现冒险现象。A. B=C=1 B. B=C=0 C. A=1，C=0 D. A=0，B=064. 时序逻辑电路中一定是含（ ）A. 触发器 B. 组合逻辑电路 C. 移位寄存器 D. 译码器TCPD Q Q65. 为实现将D触发器转换为T触发器图（一）的虚框内应是（ ）A. 或非门 B. 与非门 C. 异或门 D. 同或门 66. 用几个触发器构成计数器，可得到最大计数长度是（ ） 图一A. n B. 2n C . 2n D. 2n-1 67. 用55S定时器构成单稳态触发器其输出脉宽为（ ） A、0.7RC； B、1.1RC； C、1.4RC； D、1.8RC；68 计数器可以用于实现（ 1 ）也可以实现（ 2 ）。 a 定时器 b 寄存器 c 分配器 d 分频器 69. 一个 4 位移位寄存器可以构成最长计数器的长度是（ 3 ）。 a.8 b.12 c.15 d.16 70. 当编码器 74LS147 的输入端 I 1 、 I 5 、 I 6 、 I 7 为低电平，其余输入端为高电平时，输出 信号为（ 4 ）。 a.1110 b.1010 c.1001 d.1000 71. 在实验 4 中为测试共阳极七段数码管每一个显示段的好坏，通常给显示译码器 74LS47 的 端加（ 5 ），给 端加（ 6 ）。若要使数码管不显示，应给 端加（ 7 ）。若要熄灭数码管显示的数字 0 ，则 端必须加（ 8 ）。 a. 高电平 b. 低电平 72. 施密特触发器有（ 9 ）个稳定状态，多谐振荡器有（ 10 ）个稳定状态，单稳 态触发器有（ 11 ）个稳定状态。 a.0 b.1 c.2 d.3 73. 在 CP 脉冲作用下，只具有置 0 、置 1 和保持功能的触发器是（ 12 ）触发器，只具 有保持和翻转功能的触发器是（ 13 ）触发器。 a.JK 触发器 b.T 触发器 c.T 触发器 d.RS 触发器 74. 若所设计的编码器是将 31 个一般信号转换成二进制代码，则输出应是一组 N= （ 14 ） 位的二进制代码。 a 3 b 4 c 5 d 6 75. 在课程设计中，我们实际使用了 2764EPROM 的（ 15 ）根地址线，利用了（ 16 ）个存储地址，每个存储单元有（ 17 ）位二进制信息。 a 8 b 9 c 10 d 11 e 12 f 13 g 1024 h 2048 I 4096 j 8192 76 在实训 6 中，若 S 1 S 0 （ B 、 A 端） =01 ，在 CLK （秒信号输入端）输入 8 个脉冲后， 相应的 8 只发光二极管（ 18 ），若此时改变 S 1 S 0 =00 ， 8 只发光二极管（ 19 ）， 再改变 S 1 S 0 =11 ， 8 只发光二极管（ 20 ）。 a 熄灭 b 点亮77. 时序逻辑电路中一定是含（ ）。A. 触发器 B. 组合逻辑电路 C. 移位寄存器 D. 译码器78. 用n个触发器构成计数器，可得到最大计数长度是（ ）。 A. n B. 2n C . 2n D. 2n-13. 能实现分时传送数据逻辑功能的是（ ）。A. TTL与非门 B. 三态逻辑门 C. 集电极开路门 D. CMOS逻辑门79. 逻辑表达式A+BC=（ ）。A. A+B B. A+C C. （A+B）（A+C） D. B+C80. 若将D触发器的D端连在端上，经100个脉冲后，它的次态Q（t+100）=0，则现态Q（t）应为（ ）。A. 0 B. 1 C. 与原状态无关81. 要使JK触发器的输出Q从1变成0，它的输入信号JK应为（ ）。A. 00 B. 01 C. 10 D. 无法确定82. 用74LS138译码器实现多输出逻辑函数，需要增加若干个（ ）。A. 非门 B. 与非门 C. 或门 D. 或非门83. 组合电路设计的结果一般是要得到（ ）。A. 逻辑电路图 B. 电路的逻辑功能 C. 电路的真值表 D. 逻辑函数式84. 七段显示译码器是指（ ）的电路。A. 将二进制代码转换成09个数字 B. 将BCD码转换成七段显示字形信号C. 将09个数转换成BCD码 D. 将七段显示字形信号转换成BCD码85.3线8线译码器是（ ）译码器。 A三进制 B八进制 C三八进制 D八三进制86. 已知某电路的真值表如下，该电路的逻辑表达式为（ ）。A B. C DABCYABCY0000100000111011010011010111111187、四选一数据选择器的输出表达式若用该数据选择器实现,则D0D3 的取值为( ).A. , B. ,C. D. D0=1，D2=D3=D4=1 88逻辑电路的输出函数为 F=A B +B C,则该电路( )。A. 不产生竞争冒险 B. 可能产生竞争冒险 C. 输入信号状态改变时,可能产生竞争冒险89. 组合逻辑电路通常由（ ）组合而成。 A. 门电路； B. 触发器； C . 计数器 ； D. 寄存器90.单稳态触发器，不可用于（ ）A. 延时与定时 B. 多谐振荡器 C. 消除噪声 D. 接口91.用8421码表示的十进制数65，可以写成（ ）。A65 B. 1000001BCD C. 01100101BCD D. 1000001292.同步时序逻电路和异步时序逻电路比较，其差别在于后者（ ） A. 没有触发器 B. 没有统一的时钟脉冲控制 C .没有稳定状态 D. 输出只与内部状态有关93.逻辑函数，其对偶函数F*为（ ）。A B. C. D（A+B）（C+D）94. 将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 。A.采样 B.量化 C.保持 D.编码95. 用n个触发器构成计数器，可得到最大计数长度是（ ）。 A. n B. 2n C . 2n D. 2n-14. 能实现分时传送数据逻辑功能的是（ ）。A. TTL与非门 B. 三态逻辑门 C. 集电极开路门 D. CMOS逻辑门96. 下列触发器中，没有约束条件的是 。A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器97.同步时序电路和异步时序电路比较，其差异在于后者 。A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与内部状态有关98. 要使JK触发器的输出Q从1变成0，它的输入信号JK应为（ ）。A. 00 B. 01 C. 10 D. 无法确定99. 用74LS138译码器实现多输出逻辑函数，需要增加若干个（ ）。A. 非门 B. 与非门 C. 或门 D. 或非门100. 下列触发器中，没有约束条件的是 。A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器101. 七段显示译码器是指（ ）的电路。A. 将二进制代码转换成09个数字 B. 将BCD码转换成七段显示字形信号C. 将09个数转换成BCD码 D. 将七段显示字形信号转换成BCD码102欲使D触发器按Qn+1=n工作，应使输入D= 。A.0 B.1 C.Q D.103. 将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 。A.采样 B.量化 C.保持 D.编码104. 以下电路中可以实现“线与”功能的有 。A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门105、能实现分时传送数据逻辑功能的是（ ）。A. TTL与非门 B. 三态逻辑门 C. 集电极开路门 D. CMOS逻辑门106CMOS数字集成电路与TTL数字集成电路相比突出的优点是 。A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽107.同步时序电路和异步时序电路比较，其差异在于后者 。A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与内部状态有关108. 要使JK触发器的输出Q从1变成0，它的输入信号JK应为（ ）。A. 00 B. 01 C. 10 D. 无法确定109对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T= 。A.0 B.1 C.Q D.110. 下列触发器中，没有约束条件的是 。A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器111. 逻辑函数的表示方法中具有唯一性的是 。A .真值表 B.表达式 C.逻辑图 D.卡诺图112. 逻辑变量的取值和可以表示： 。A.开关的闭合、断开 B.电位的高、低 C.真与假 D.电流的有、无 113、若逻辑表达式，则下列表达式中与F相同的是（ ） a） b） c）114、下列各式中，哪个是三变量A，B，C的最小项（ ） a）A+B+C b） A+BC c）ABC115、一只四输入与非门，使其输出为0的输入变量组合有（ ）种 a）15 b） 8 c） 7 d） 1116、组合逻辑电路的输出取决于（ ） a）输入信号的现态 b） 输出信号的现态 c）输入信号的现态和输出信号变化前的状态117、编码电路和译码电路中，（ ）电路的输出是二进制代码。 a）编码 b） 译码 c） 编码和译码118、组合逻辑电路的竞争冒险是指（ ） a）输入信号有干扰时，在输出端产生了干扰脉冲 b）输入信号状态改变时，输出端可能出现的虚假信号 c）输入信号不变时，输出端可能出现的虚假信号119、为避免一次变化现象，应采用（ ）的触发器 a）主从触发 b）边沿触发 c）电平触发120、欲构成能记最大十进制数为999的计数器，至少需要（ ）片十进制加法计数器，或（ ）片4位二进制加法计数器芯片。 a）3 b）10 c）100121、D/A转换器的转换精度通常用（ ）来描述 a）分辨率 b）转换误差 c）分辨率和转换误差122、通常寄存器应具有（ ）功能 a）存数和取数 b）清零与置数 c）两者皆有123、若一个逻辑函数由三个变量组成，则最小项共有（ ）。a）3 b）4 c）8124、下列说法，哪一个不是逻辑函数的表示方法（ ）。A真值表和逻辑表达式 b卡诺图和逻辑图 c波形图和状态表125、电路如图1所示，则输出F的表达式为（ ）。（a） F=A+B+C （b）F=ABC （c） F=（A+B+C）126、组合电路的分析是指（ ）。a已知逻辑图，求解逻辑表达式的过程b已知真值表，求解逻辑功能的过程c已知逻辑图，求解逻辑功能的过程127、3线8线译码器电路是（ ）译码器。a 3线二进制 b 三进制 c 三八进制128、下列哪种说法可以消除组合电路的竞争冒险（ ）。a 输入状态不变 b 加精密的电源 c 接滤波电容128、存在一次变化现象的是（ ）触发器。a 主从型 b JK c RS和JK130、n位二进制加法计数器有（ ）个状态，最大计数值是（ ）。a 2n-1 b2n c 2n-1131、n位D/A转换器的分辨率可表示为（ ）。a 1/2n-1-1 b 1/2n-1 c 1/2n132、寄存器在电路组成上的特点是（ ）。a 有CP输入端，无数码输入端 b 有CP输入端和数码输入端c 无CP输入端，有数码输入端1.完成数制转换 (101011111)2=( )16（ ）8421BCD ，(3B)16=( )10（ ）8421BCD2.三种基本的逻辑运算关系是（）、（）、（）。3.Z=AB+AC的对偶式为（ ）。4.晶体三极管有三种工作状态：（ ）、（ ）、（ ），在数字电路中三极管一般作为开关元件使用，即工作在（ ）和（ ）5.存储8位二进制信息，要（ ）个触发器。6.JK触发器特征方程为 。 1逻辑函数的表达形式主要有 ， ， ， 四种。2完成下列的数制转换（1）、（255）10=（ ）2=（ ）16=（ ）8421BCD（2）、（3FF）16=（ ）2=（ ）10=（ ）8421BCD3使用或非门做反相器使用其他输入端应接 电平、异或门做反相器使用其他输入端应接 电平。4数字电路中，三极管通常工作在 和 状态。5常用的组合逻辑电路有 、 、 、 、 、 等。6在译码器、寄存器、全加器三者中，不是组合逻辑电路的是 。7对16个输入信号进行编码，至少需要 位二进制数码。8时序逻辑电路由 和 两大部分组成，常用的表示方法有 、 、 、 。93位二进制计数器，最多能构成模值为 的计数器。10十进制计数器最高位输出的频率是输入CP脉冲频率的 倍。11A/D转化过程有 、 、 、 四个步骤。12若系统要求DAC的分辨率优于0.025%，则至少需要 位的D/A转换器。13半导体存储器分为 和 两类。14一个16384个存储单元的ROM，每个字8位，它有 个字，有 条数据县和 条地址线。1数字信号只有 和 两种取值。2十进制123的二进制数是 ；八进制数是 ；十六进制数是 。3设同或门的输入信号为A和B，输出函数为F。若令B=0，则F= 若令B=1，则F= 4三态门的输出有 、 、 三种状态。5设JK触发器的起始状态Q=1若令J=1，K=0，则 。若令J=1，K=1，则 。6BCD七段翻译码器输入的是 位 码，输出有 个。7一个N进制计数器也可以称为 分频器。8有一个6位D/A转换器，设满度输出为6.3V，输入数字量为110111，则输出模拟电压为 。9设ROM容量为256字8位，则它应设置地址线 条，输出线 条。10用256字4位RAM，扩展容量为1024字8位RAM，则需要 片。1按逻辑功能的不同特点，数字电路可分为 和 两大类。 2在逻辑电路中，三极管通常工作在 和 状态。4一位数值比较器的逻辑功能是对输入的 数据进行比较，它有 、 、 三个输出端。 5TTL集成JK触发器正常工作时，其和端应接 电平。 6单稳态触发器有两个工作状态 和 ，其中 是暂时的。 7一般ADC的转换过程由 、 、 和 4个步骤来完成。 8存储器的存储容量是指 。某一存储器的地址线为A14A0 ，数据线为D3D0 ，其存储容量是 。1、逻辑函数的表达形式主要有 、 、 、 四种。 2、一般A/D转换过程要经过 、 、 、 四个步骤。3、存储器EPROM2764芯片的存储容量是 KB，有 根数据线和 根地址线。4、D/A转换器位数越多，其分辨率越 。5、半导体存储器分为 和 两类。6、根据逻辑功能的不同特点，数字电路可分为 和 两大类。它们的主要区别是： 。7、一个8选1的数据选择器有 个数据输入端， 个地址输入端。1将模拟信号转换为数字信号应采用 转换器。将数字转换成为模拟信号应采用 转换器2A/D转换过程有 、 、 、 四个步骤。取样频率至少应是模拟信号最高频率的 倍。3A/D转换中量化的方式有 及 两种，如量化单位为，则量化误差分别为 和 。4A/D转换器的分辨率为 ，与转换的 有关， 愈多，精度愈 。5 设满量程输入为1V，转换位数为10位，则A/D转换器最小可分辨的电压为 ，分辨率为 。6 和T型电阻D/A转换器相比，倒T型电阻D/A转换器的优点是 。7如果将一个最大幅值为5.1V的模拟信号转换为数字信号，要求模拟信号每变化20mV能使数字信号最低位（LSB）发生变化，那么应选用位的 转换器。8 在并行比较型A/D转换器，为了得到4位数字，要用 个精度电阻及 个比较器。1半导体存储器分为 和 两类，二者最大的区别是 。2ROM常可分为 、 、 及 。3RAM根据存储单元的不同可分为 和 两类。4存储器的存储容量是指 ，一个16384个存储单元的ROM，每个字8位，它应有个 字，有 条数据线和 条地址线。5一个容量为2564位的RAM，应有 个基本存储单元，每次访问 个基本存储单元，有 条数据线和 条地址线。6存储器容量的扩展有 、 、 三种方式。1、构造一个模6计数器需要 个状态， 个触发器。2、ROM2568位的存储器有 根地址线， 根字线， 根位线。3、构成10248位的存储器需要 片2564位的芯片。4、有一八位倒T型电阻网络DAC，已知=10V，当输入10000000时输出的电压值为 V。5、5个变量可构成 个最小项，每种变量取值可使 个最小项的值为1。6、二进制码11011010表示的十进制数为 ，相应的8421BCD码为 。7、D触发器的特征方程为 ，JK触发器的特征方程为 。8、逐次逼近型ADC的数码位数越多，转换结果越 ，但转换时间越 。1、组合逻辑电路通常用 组合而成。2、ROM2568位的存储器有 根地址线， 根字线， 根位线。3、构造一个模10计数器需要 个状态， 个触发器。4、 有一八位倒T型电阻网络DAC，已知=10V，当输入10000000时输出的电压值为 V。5、T触发器的特征方程为 ，JK触发器的特征方程为 。6、二进制码11011110表示的十进制数为 ，相应的8421BCD码为 。7、最小项的逻辑相邻最小项是 。8、逐次逼近型ADC的数码位数越多，转换结果越 ，但转换时间越 。1数字电路按照是否有记忆功能通常可分为两类： 、 。2由四位移位寄存器构成的顺序脉冲发生器可产生 个顺序脉冲。3时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。4. 逻辑代数又称为 代数。最基本的逻辑关系有 、 、 三种。5、T触发器的特征方程为 ，JK触发器的特征方程为 。6、二进制码11011110表示的十进制数为 ，相应的8421BCD码为 。7、逐次逼近型ADC的数码位数越多，转换结果越 ，但转换时间越 。1. 数制转换： (8F)16 = ( 143 )10= ( 10001111 )2 = ( 217 )8。 (3EC)H = ( 1004 )D，(2003) D = (11111010011)B = ( 3723)O。2. 有一数码10010011，作为自然二进制数时，它相当于十进制数 147 ，作为8421BCD码时，它相当于十进制数 93 。3. 已知某函数，该函数的反函数= 4. 如果对键盘上108个符号进行二进制编码，则至少要 7 位二进制数码。5. 在TTL门电路的一个输入端与地之间接一个10KW电阻，则相当于在该输入端输入 高 电平；在CMOS门电路的输入端与电源之间接一个1KW电阻，相当于在该输入端输入 高 电平。6TTL电路的电源电压为 5 V， CMOS电路的电源电压为 318 V 。7. 74LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为 10111111 。 8. 一个10位地址码、8位输出的ROM，其存储容量为 8K 或213 。9将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。该ROM有 11 根地址线，有 16 根数据读出线。10 .能够实现“线与”的TTL门电路叫 OC门 ，能够实现“线与”的CMOS门电路叫 OD门。TTL与非门主要参数（1）输出高电平UOH： UOH2.4V，标准高电平 2.4V 。（2）高电平输出电流IOH： IOH表示电路的拉电流负载能力。（3）输出低电平UOL： UOL0.4V，标准低电平 0.4V 。（4）低电平输出电流IOL： IOL表示电路的灌电流负载能力。(IOL IOH I灌I拉)（5）扇出系数NO：表示门电路的带负载能力。TTL门电路NO8 。由 和 中的较小者决定。（6）最大工作频率fmax （7）输入开门电平UIH：一般TTL门电路的UIH= 2V （8）输入关门电平UIL：一般TTL门电路的UIL= 0.8V （9）高电平输入电流IIH：当前级输出为高电平时，本级输入电路造成的前级拉电流。（10）低电平输入电流IIL：当前级输出为低电平时，本级输入电路造成的前级灌电流。（11）平均传输时间tpd：信号通过与非门时所需的平均延迟时间。（12）空载功耗：与非门空载时电源总电流ICC与电源电压VCC的乘积。（13）高电平噪声容限UNH=UOH-UIH=2.4-2=0.4V，低电平噪声容限UNL=UIL-UOL=0.8-0.4=0.4V（14）功耗延迟积DP：DP =PIHtpd单位是mW，tpd的单位是ns，则的单DP位是pJ(微耳)。（15）扇入系数NI：一般NI5，最多不超过8。TTL门的输入端悬空，相当于输入高电平。 但是，为防止引入干扰，通常不允许其输入端悬空。MOS门的多余端不允许悬空。 数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。 1 AD 2BCD 3AB 4D 5C 6ABD 7D 8C 9B 10D1数字信号是指在 和数量上都是离散的信号。2BCD码是指用 二进制数码表示一位十进制数。5如果两个表达式相等，那么它们的对偶式也 。6常用的逻辑函数的表示方法有 及函数式、逻辑图、卡诺图等。7最简与或表达式的条件，不仅要求其中的乘积项最少，而且要求 。8利用卡诺图化简逻辑函数的基本原理就是 。9逻辑代数中逻辑变量的取值只有0