门电路和组合逻辑电路1.ppt

9 1门电路 第9章组合逻辑电路 9 2逻辑代数及其化简 9 3常用的组合逻辑电路器件 9 1门电路 1 模拟信号与数字信号的区别 1 数字电路的基本概念 诸如温度 压力 速度等量的转换信号 数值上具有随时间连续变化的特点 习惯上人们把这类信号称为模拟信号 对模拟信号接收 处理和传递的电子电路称模拟电路 如放大电路 滤波器 信号发生器等 模拟电路是实现模拟信号的产生 放大 处理 控制等功能的电路 模拟电路注重的是电路输出 输入信号间的大小和相位关系 在两个稳定状态之间作阶跃式变化的信号称为数字信号 数字信号在时间上和数值上都是离散的 例如生产线中的产品 只能在一些离散的瞬间完成 而且产品的个数也只能逐个增减 它们的转换信号就是数字信号 上图是典型的数字信号波形 实用中 计算机键盘的输入信号就是典型的数字信号 用来实现数字信号的产生 变换 运算 控制等功能的电路称为数字电路 数字电路注重的是二值信息输入 输出之间的逻辑关系 2 数字电路的优点 数字电路的工作信号是二进制信息 因此 数字电路对组成电路元器件的精度要求并不高 只要满足工作时能够可靠区分0和1两种状态即可 所以数字电路设计方便 对数字电路而言 干扰往往只影响脉冲的幅度 在一定范围内不会混淆0和1两个数字信息 因此抗干扰能力强 另外 数字电路的模块化开放性结构使其功率损耗低 有利于维护和更新 数字电路的上述优点 使其广泛应用于电子计算机 自动控制系统 电子测量仪器仪表 电视 雷达 通信及航空航天等各个领域 本教材介绍的数字电路分有组合逻辑电路和时序逻辑电路两大部分 3 数字电路的分类 数字电路的种类很多 常用的一般按下列几种方法来分类 按电路有无集成元器件来分 可分为分立元件数字电路和集成数字电路 按集成电路的集成度进行分类 可分为小规模集成数字电路 SSI 中规模集成数字电路 MSI 大规模集成数字电路 LSI 和超大规模集成数字电路 VLSI 按构成电路的半导体器件来分类 可分为双极型数字电路和单极型数字电路 按电路中元器件有无记忆功能可分为组合逻辑电路和时序逻辑电路 2 基本门电路 日常生活中我们会遇到很多结果完全 对立而又相互依存的事件 如开关的通断 电位的高低 信号的有无 工作和休息等 显然这些 都可以表示为二值变量的 逻辑 关系 事件发生的条件与结果之间应遵循的规律称为逻辑 一般来讲 事件的发生条件与产生的结果均为有限个状态 每一个和结果有关的条件都有满足或不满足的可能 在逻辑中可以用 1 或 0 表示 显然 逻辑关系中的1和0并不是体现的数值大小 而是体现的某种逻辑状态 如果我们在逻辑关系中用 1 表示高电平 0 表示低电平 就是正逻辑 如果用 1 表示低电平 0 表示高电平则为负逻辑 本教材不加特殊说明均采用正逻辑 数字电路中用到的主要元件是开关元件 如二极管 双极型三极管和单极型MOS管等 3V 0V 3V 0V 导通 截止 相当于开关闭合 相当于开关断开 二极管的开关作用 二极管正向导通时 管子对电流呈现的电阻近似为零 可视为接通的电子开关 二极管反向阻断时 管子对电流呈现的电阻近似无穷大 又可看作是断开的电子开关 三极管的开关作用 3V 0V uO 0 uO UCC 3V 0V 饱和 截止 相当于开关闭合 相当于开关断开 由晶体管开关元件构成的逻辑电路 工作时的状态像门一样按照一定的条件和规律打开或关闭 所以也被称为门电路 门开 电路接通 门关 电路断开 逻辑门电路是数字电路中最基本的逻辑元件 显然我们所说的逻辑门实际上就是前面讲到的电子开关 这种电子开关能按照一定的条件去控制信号的通过或不通过 门电路的输入和输出之间存在一定的逻辑关系 因果关系 所以门电路又称为逻辑门电路 基本逻辑关系有 与 或 非 三种 下面通过例子说明逻辑电路的概念及 与 或 非 的意义 1 与 门电路 当决定某事件的全部条件同时具备时 结果才会发生 这种因果关系叫做 与 逻辑 也称为逻辑乘 1 与 逻辑关系 逻辑表达式中符号 表示逻辑 与 或逻辑 乘 在不发生混淆时 此符号可略写 与逻辑符号级别最高 与 逻辑电路 F A B两个开关是电路的输入变量 是逻辑关系中的条件 灯F是输出变量 是逻辑关系中的结果 当只有一个条件具备时灯不会亮 只有A和B都闭合 即全部条件都满足时灯才亮 这种关系可用逻辑函数式表示为 F A B 与 逻辑中输入与输出的一一对应关系 不但可用逻辑乘公式F A B C表示 还可以用表格形式列出 称为真值表 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 观察 与 逻辑真值表 可以把输入与输出一一对应的关系总结为 有0出0 全1出1 这就是 与 逻辑实现的功能 2 与 门电路 D1 A D2 B UCC R F 与 门电路 一个 与 门的输入端至少为两个 输出端只有一个 输入中只要有一个为低电平0时 该低电平二极管就会迅速导通 输出F将被钳位至低电平0 其余为高电平的输入端 其端子上串接的二极管呈截止态 输入全部为高电平3V时 输入端上串接的二极管同时导通 输出F被钳位在高电平 1 与 门逻辑电路图符号 注意 分析过程中与门电路输入端上串接的二极管 都是按理想二极管处理的 即导通后管压降为0V 实际硅管0 7V 锗管0 3V 0V 3V 0V 反偏截止 3V 3V 3V 2 或 门电路 当决定某事件的全部条件都不具备时 结果不会发生 但只要一个条件具备 结果就会发生 这种因果关系叫做 或 逻辑 也称为逻辑加 1 或 逻辑关系 F A B 式中 表示逻辑 或 或逻辑 加 运算符级别比与低 A B两个开关是电路的输入变量 是逻辑关系中的条件 灯F是输出变量 是逻辑关系中的结果 显然灯亮的条件是A和B只要一个闭合 灯就会亮 全部不闭合时灯不会亮 用逻辑函数式表示这种关系 或 逻辑电路 F A B 或 逻辑中输入与输出一一对应的关系 不但可用逻辑加公式F A B C表示 也可以用真值表表达为 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 观察 或 逻辑真值表 可以把输入与输出的一一对应关系总结为 有1出1 全0出0 2 或 门电路 D1 A D2 B UCC R F 或 门电路 一个 或 门的输入端也是至少为两个 其输出端只有一个 输入中只要有一个为高电平3V时 串接其上的二极管则迅速导通 输出F将被钳位到高电平1 其余为低电平的输入端 其端子上串接的二极管呈截止态 输入全部为低电平0时 输入端上串接的二极管同时导通 输出F被钳位在低电平 0 或 门逻辑电路图符号 注意 所有管子都是按照理想二极管处理的 注意电路中二极管的极性画法和与门电路的区别 3V 0V 3V 反偏截止 0V 0V 0V 3 非 门电路 当某事件相关条件不具备时 结果必然发生 但条件具备时 结果不会发生 这种因果关系叫做 非 逻辑 也称为逻辑非 1 非 逻辑关系 变量头上的横杠 表示逻辑 非 0非是1 1非是0 非 逻辑电路 F 开关A是电路的输入变量 是事件的条件 灯F是输出变量 是事件的结果 条件不具备时开关A断开 电源和灯构成通路 灯F点亮 A 条件具备时开关A闭合 电源被开关短路 电灯不会亮 这种关系用逻辑函数式表示为 2 非 门电路 A F 非 门电路 输入变量A为高电平3V时 三极管饱和导通 ICRC UCC 因此输出F为低电平0 3V 当输入变量A为低电平0V时 三极管截止 输出F UCC 显然为高电平 UCC 3V 0 3V 饱和导通 0V UCC 截止不通 由图可看出 一个 非 门的输入端只有一个 输出端也只有一个 非 门逻辑路图符号 F A 非符号 逻辑 非 的真值表 A F 0 1 1 0 可见非门功能为 见0出1 见1出0 3 复合门电路 为提高二极管和晶体管的应用范围 常把与门 或门和非门按照一定形式组合起来 构成各种复合门电路 1 与非 门 显然 与非门电路的逻辑功能为 有0出1 全1出0 与非门真值表 一个与门和一个非门构成与非门 与门 非门 与非门的逻辑电路图符号 B A F 0 0 1 1 0 1 0 1 1 1 1 0 与非门的逻辑函数式为 2 或非 门 显然 或非门电路的逻辑功能为 有1出0 全0出1 或非门真值表 一个或门和一个非门构成或非门 或门 非门 或非门的逻辑电路图符号 B A F 0 0 1 1 0 0 0 1 0 1 1 0 或非门的逻辑函数式为 3 与或非 门 逻辑功能 与门中只要有1个输出为1 F即为0 两个与门输出均为0时 F全为1 两个与门 一个或门和一个非门构成与或非门 与门 非门 与或非门的逻辑电路图符号 与门 或门 或非门的逻辑函数式为 4 异或 门 异或门图符号 异或门是一个只有两输入 一输出的逻辑门电路 由异或门真值表可看出 其逻辑功能可描述为 相同出0 相异出1 同或门图符号 显然 同或门是异或门的非 其逻辑功能 相同出1 相异出0 异或门真值表 B A F 0 0 0 1 0 1 0 1 1 1 1 0 5 同或 门 同或门真值表 B A F 0 0 1 1 0 0 0 1 0 1 1 1 异或门逻辑式 同或门逻辑表达式 A B 4 集成门电路 分立元件构成的门电路 不但元件多体积大 而且连线和焊点也太多 因而造成电路 的可靠性较差 随着电子技术的飞速发展及集成工艺的规模化生产 目前分立元件门电路已经被集成门电路所替代 采用半导体制作工艺 在一块较小的单晶硅片上制作上许多晶体管及电阻器 电容器等元器件 并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路 这种特殊的工艺称为集成 集成门电路与分立元件的门电路相比 不但体积小 重量轻 功耗小 速度快 可靠性高 而且成本较低 价格便宜 十分方便于安装和调试 按导电类型和开关元件的不同 集成门电路可分为双极型集成逻辑门和单极型集成逻辑门两大类 1 TTL集成电路 逻辑电路的输入端和输出端都采用了半导体晶体管 称之为Transistor Transistor Logic 晶体管 晶体管 逻辑电路 简称为TTL TTL集成逻辑门是目前应用最广泛的集成电路 3 6V 0 3V 1 TTL与非门 输入级 中间级 输出级 TTL与非门内部电路组成结构图 输入级由多发射极晶体管T1和电阻R1组成 所谓多发射极晶体管 可看作由多个晶体管的集电极和基 极分别并接在一起 而发射极作为逻辑门的输入端 多个发射极的发射结可看作是多个钳位二极管 其作用是限制输入端可能出现的负极性干扰脉冲 Tl的引入 不但加快了晶体管T2储存电荷的消散 提高了TTL与非门的工作速度 而且实现 与 逻辑作用 中间级由电阻R2 R3和三极管T2组成 中间级又称为倒相极 其作用是从T2的集电极和发射极 同时输出两个相位相反的信号 作为输出极里的三极管T3和T5的驱动信号 同时控制输出级的T4 T5管工作在截然相反的两个状态 以满足输出级互补工作的要求 三极管T2还可将前级电流放大以供给T5足够的基极电流 输出级由晶体管T3 T4和T5 电阻R4和R5组成推拉式的互补输出电路 T5导通时T4截止 T5截止时T4导通 由于采用了推挽输出 又称图腾输出 该电路不仅增强了带负载能力 还提高了工作速度 工作原理 输入端至少有一个为低电平时的工作情况 0 3V 3 6V 3 6V 3 6V 0 3V 低电平对应的PN结导通 T1的基极电位被固定在0 3 0 7 1V上 1V 1 4V 5V 显然T1的集电结反偏 导致T2 T5截止 T2截止时的集电极电位 V2C UCC 5V 深度饱和 T2管集电极 5V的电位足以使T3 T4导通并处于深度饱和状态 因R2和IB3都很小 均可忽略不计 所以与非门输出端F点的电位 VF UCC IB3R2 UBE3 UBE4 5 0 0 7 0 7 3 6V 3 6V 实现了有0出1的与非功能 输入端全部为高电平时的工作情况 3 6V 3 6V 3 6V 3 6V 0 3V 由 地 经T2 T5管的发射结电位升至1 4V 经T1集电结升为2 1V 2 1V 1 4V 显然T1处于倒置工作状态 此时集电结做为发射结使用 倒置情况下 T1可向T2基极提供较大电流 深度饱和 T2管深度饱和后 其发射极电流在电阻R3上产生的压降又为T5管提供足够的基极电流使T5管饱和导通 从而使与非门输出F点的电位等于T5管的饱和输出典型值 F 0 3V 0 3V 实现了全1出0的与非功能 深度饱和 2三态门 三态门与普通TTL与非门相比 只是多出了一个电阻和两个二极管 三态门控制端EN 1时 二极管D2截止 相当于控制端放弃控制权 此时三态门相当于一个普通与非门 输出由输入端A B决定 三态门电路分析 三态门控制端EN 0 有效态 时 控制端行使控制权 此时 T1饱和 其基极电位约为1V 使T2 T5截止 同时D2导通使T3 T4也截止 这时从外往输入端看进去 电路呈现高阻态 由于电路在EN 1时输出有高 低电平两种状态 在EN 0时输出为高阻态 共呈三种状态 因此称为三态门 9 4逻辑函数及其化简 逻辑函数的化简 直接关系到数字电路的复杂程度和性能指标 逻辑化简的目标 与或表达式与项数最少 每一与项的变量数最少 或与表达式或项数最少 每一或项的变量数最少 达到上述化简目标 可使数字电路板上的芯片数量最少 信号传递级数最少 同时门的输入端数也最少 1 逻辑代数的公式 定律和逻辑运算规则 1 逻辑代数的基本公式 与运算 或运算 非运算 2 逻辑代数的基本定律 交换律 结合律 分配律 反演律 3 逻辑代数的常用公式 逻辑代数在运算时应遵循先括号内后括号外 先 与 运算后 或 运算的规则 也可利用分配律或反演律变换后再运算 2 逻辑函数的代数化简法 代数化简法就是应用逻辑代数的代数的公理 定理及规则对已有逻辑表达式进行逻辑化简的工作 逻辑函数在化简过程中 通常化简为最简与或式 最简与或式的一般标准是 表达式中的与项最少 每个与项中的变量个数最少 代数化简法最常用的方法有 1 并项法 利用公式 提取两项公因子后 互非变量消去 例 化简逻辑函数 解 提取公因子A 应用反演律将非与变换为或非 消去互非变量后 保留公因子A 实现并项 并项法的关键在对函数式的某两与项提取公因子后 消去其中相同因子的原变量和反变量 则两项即可并为一项 提取公因子BC 消去互为反变量的因子 提取公因子B 消去互为反变量的因子 提取公因子A 利用反演律 提取公因子A 消去互为反变量的因子 例 例 2 吸收法 利用公式 将多余项AB吸收掉 例 化简逻辑函数 解 应用或运算规律 括号内为1 3 消去法 利用公式 例 化简逻辑函数 解 提取公因子C 应用反演律将非或变换为与非 配项 运用分配律 提取公因子 利用公式A A A 为某一项配上所能合并的项 配冗余项 配冗余项 运用吸收律消去互非的变量 4 配项法 应用吸收律化简 例 例 将函数 化简为最简与或式 提取公因子C 应用非非定律 应用反演律 得到函数式最简结果 采用代数法化简逻辑函数时 所用的具体方法不是唯一的 最后的表示形式也可能稍有不同 但各种最简结果的与或式乘积项数相同 乘积项中变量的个数对应相等 例 用代数法化简下列逻辑函数式 AC A 5 F A B A C A BC 3 逻辑函数的卡诺图化简法 卡诺图是真值表的一种变形 为逻辑函数的化简提供了直观的图形方法 当逻辑变量不太多 一般小于5个 时 应用卡诺图化简逻辑函数 方法直观 简捷 较容易掌握 1 最小项的概念 设有n个变量 它们组成的与项中每个变量或以原变量或以反变量形式出现一次 且仅出现一次 这些与项均称之为n个变量的最小项 若函数包含n个变量 就可构成2n个最小项 分别记为mn 例如 两变量的最小项共有22 4个 可表示为 三变量的最小项共有23 8个 可表示为 四变量的最小项共有24 16个 分别表示为 显然 当变量为n个时 最多可构成的最小项数为2n个 2 卡诺图表示法 m0 m1 m2 m3 两变量卡诺图 m0 m1 m4 m5 m3 m2 m7 m6 三变量卡诺图 m0 m1 m4 m5 m3 m2 m7 m6 m12 m13 m8 m9 m15 m14 m11 m10 四变量卡诺图 显然 相邻两个变量之间只允许有一个变量不同 3 用卡诺图表示逻辑函数 卡诺图是平面方格阵列图 其画法满足几何相邻原则 相邻方格中的最小项仅有一个变量不同 用卡诺图表示逻辑函数时 将函数中出现的最小项 在对应方格中填1 没有的最小项填0 或不填 所得图形即为该函数的卡诺图 例 把函数式 和 表示在 卡诺图中 1 1 1 1 1 1 1 1 1 1 试把下列逻辑函数式表示在卡诺图中 用卡诺图表示逻辑函数 关键在于正确找出函数式中所包含的全部最小项 并用1标在卡诺图对应的方格中 4 用卡诺图化简逻辑函数 利用卡诺图化简逻辑函数式的步骤如下 根据变量的数目 画出相应方格数的卡诺图 根据逻辑函数式 把所有为 1 的项画入卡诺图中 用卡诺圈把相邻最小项进行合并 合并时应按照20 21 22 23 24个相邻变量圈定 并遵照卡诺圈最大化原则 根据所圈的卡诺圈 消除圈内全部互非的变量 保留相同的变量作为一个 与 项 注意圈圈时应把卡诺图看作成一个圆柱形 最后将各 与 项相或 即为化简后的最简与或表达式 例 试把逻辑函数式 用卡诺图化简 把逻辑函数表示在卡诺图的方格中 画出相应方格数的卡诺图 按最大化原则圈定卡诺圈 消去卡诺圈中互非变量后得最简式 例 其余不为1的方格填写上0 圈卡诺圈 只对2n个相邻为1项圈画 消去互为反变量的因子 保留相同的公因子 原函数化简为 1 0 0 1 0 0 1 1 1 1 1 1 0 0 0 0 例 1 1 1 1 1 1 1 1 试把逻辑函数式 化简 其余不为1的方格填写上0 圈卡诺圈 只对2n个相邻为1项圈画 消去互为反变量的因子 保留相同的公因子 原函数化简为 当卡诺圈中的相邻最小项为23个 即可消去3个互非的变量因子后合并为一项 小结 卡诺图化简时 相邻最小项的数目必须为2n个才能圈成卡诺圈 并消去n个互非的变量 而且卡诺圈圈得越大越好 消去的互非变量越多 卡诺圈数目越少越好 逻辑式中的与项就越少 相应的逻辑电路就越简单 这就是利用卡诺图化简逻辑函数的基本原理 例 例 试用卡诺图化简下列逻辑函数 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 为0的最小项可以不标示在卡诺图中 用卡诺图法化简下面的逻辑函数式 3 组合逻辑电路 任意时刻电路的输出信号仅取决于该时刻输入信号 与电路原来所处的状态无关 这类数字电路称为组合逻辑电路 组合逻辑电路研究的问题有分析电路和设计电路两大类 分析电路和设计电路的基础是逻辑代数和门电路的知识 所谓分析 就是根据给定的逻辑电路 找出其输出信号和输入信号之间的逻辑关系 从而确定电路的逻辑功能 组合逻辑电路的分析步骤 已知逻辑图 写出逻辑式 运用逻辑代数化简或变换 列出逻辑真值表 指出逻辑功能 分析下图所示组合电路的功能 例 F 1已知逻辑电路图 2相应逻辑表达式 根据逻辑图写出相应逻辑式 3化简逻辑式 4列出真值表 由真值表可看出 输入AB相同时 输出为0 输入AB相异时 输出为1 显然 这是一个异或门电路 具有异或功能 5指出逻辑功能 应用代数法化简逻辑函数式 应用了反演律 还是应用了反演律 应用了分配律 应用了吸收律 得到最简形式 化简 2 3 4 5 1 当输入A B C中有2个或2个以上为1时 输出F就为1 否则输出F为0 若输入是裁判 输出是裁定结果 显然该电路是一个多数表决器 例 分析下图所示组合电路的功能 应用了反演律 写出逻辑真值表 由真值表数据分析 例 分析下图所示组合电路的功能 1 2 3 应用了反演律 应用了吸收律 由最简式可直接看出 电路输出只与输入AB有关 且具有与非功能 步骤4可省略 1 1 1 1 1 1 由最简逻辑函数式可知 电路的输出F只与输入A B有关 而与输入变量C无关 且F和A B的逻辑关系为 有0出1 全1出0 即具有对AB的与非功能 也可应用卡诺图对该函数式进行化简 用卡诺图化简之前应找出该逻辑函数具有的所有最小项 用卡诺图化简 1 分析下图所示逻辑电路的功能 2 分析下图所示逻辑电路的功能 同或功能 同或功能 4 组合逻辑电路的设计 根据给定的逻辑功能 画出实现该功能的逻辑电路的过程称为组合逻辑电路的设计 用与非门设计一个交通报警控制电路 交通信号灯有黄 绿 红3种 3种灯分别单独工作或黄 绿灯同时 工作时属正常情况 其他情况均属故障 出现故障时输出报警信号 要求用与非门组成电路 设计 设黄 绿 红三灯分别用输入变量A B C表示 灯亮时为工作 其值为 1 灯灭时为不工作 其值 为 0 输出报警信号用F表示 正常工作时F值为 0 出现故障时F值为 1 根据上述假设 我们可根据题目要求 首先把电路的功能真值表表列写出来 1确定逻辑函数与变量关系 例 3列出逻辑函数式 1 1 1 1 4得出最简式 用卡诺图对上式进行化简 5画出逻辑电路图 显然 组合逻辑电路的设计步骤为 据题意确定输入 输出变量的逻辑形式 列出相关真值表 写出相应逻辑表达式 化简逻辑式 根据最简逻辑式画出逻辑电路图 应用非非定律对逻辑式变换 找出输出对输入的与非关系 对组合逻辑电路的设计问题 不作深入要求 学习者可根据需要自己进一步巩固提高 9 3常用的组合逻辑电路器件 1 编码器 把若干个0和1按一定规律编排起来的过程称为编码 通过编码获得的不同二进制数的组合称为代码 代码是机器能够识别的 用来表示某一对象或特定信息的数字符号 十进制编码或某种特定信息的编码难于用电路来实现 数字电路中通常采用二进制编码或二 十进制编码 二进制编码是将某种特定信息编成二进制代码的电路 二 十进制编码是将十进制的十个数码编成二进制代码的电路 能实现把某种特定信息转换为机器识别的二进制代码的组合逻辑电路称为编码器 74LS147编码器的管脚排列图及逻辑符号 10线 4线优先编码器是将十进制数码转换为二进制代码的组合逻辑电路 常用的集成芯片有74LS147等 74LS147优先编码器的管脚排列图 74LS147优先编码器真值表 74LS148优先编码器属于变量编码器 其输出位数为n时 输入端的数量为2n 下面以74LS148为例 介绍这类编码器的功能及应用 2 8线 3线优先编码器74LS148 74LS148的管脚排列图 在表示输入 输出端的字母上 非 号表示低电平有效 74LS148编码器真值表 74LS148编码器的逻辑功能电路图 由74LS148变量编码器功能电路图可看出 当某个输入低电平时 按优先级别 输出分别为000 001 010 注意 输出也是低电平有效 不在线上的视为高电平 1 000001010011100101110111 74LS148变量编码器的扩展应用 利用使能端的作用 可以用两块74LS148扩展为16线 4线优先编码器 2 译码器 译码和编码的过程相反 通过译码可将输入的二进制代码按编码时的原意译成对应的特定信息或十进制数码输出 译码器是一个多输入 多输出的组合逻辑电路 它的作用是把机器识别的 给定的二进制代码 翻译 成为人们识别的特定信息 使其输出端具有某种特定的状态 并且在输出通道中相应的一路有信号输出 译码器在数字系统中有广泛的用途 不仅用于代码的转换 终端的数字显示 还用于数据分配 存储器寻址和组合控制信号等 按功能的不同译码器可分为通用变量译码器 代码变换译码器和显示译码器 本节主要介绍变量译码器和显示译码器的外部工作特性和应用 1 变量译码器 变量译码器的输入 输出端的数量关系是 当有n个输入端 就有2n个输出端 而每一个输出所代表的函数对应于n个输入变量的最小项 常见的变量译码器有3线 8线译码器74LS138 4线 16线译码器74LS154和带锁存的3线 8线译码器74LS131等 74LS138变量译码器逻辑功能电路图 74LS138译码器真值表 用两片74LS138可以构成4线 16线译码器 连接方法如下图示 74LS138译码器的功能扩展 用74LS138还可以实现三变量或两变量的逻辑函数 因为变量译码器的每一个输出端的低电平都与输入逻辑变量的一个最小项相对应 所以当我们将逻辑函数变换为最小项表达式时 只要从相应的输出端取出信号 送入与非门的输入端 与非门的输出信号就是要求的逻辑函数 F m 1 2 3 4 5 6 构成的逻辑电路图 74LS138译码器可实现逻辑函数 1 1 1 1 1 1 例 解 2 显示译码器 用来驱动各种显示器件 把用二进制代码表示的数字 文字 符号翻译成人们习惯的形式直观显示出来的电路称为显示译码器 数码显示管是常用的显示器件之一 数码管产品外形图 1 数码显示器 常用的数码显示管有半导体发光二极管构成的LED和液晶数码管LCD两类 数码管是用某些特殊的半导体材料分段式封装而成的显示译码器常见器件 半导体LED数码管的基本单元是PN结 目前较多采用磷砷化镓做成的PN结 当外加正向电压时 就能发出清晰的光 单个PN结可以封装成发光二极管 多个PN结可以按分段式封装成半导体LED数码管 其管脚排列如图所示 LED数码管将十进制数码分成七段 每一段都是一个发光二极管 七个发光二极管有共阴极和共阳极两种接法 前者某一段接高电平时发光 后者某一段接低电平时发光 管脚排列图 共阴极七段LED管 共阳极七段LED管 半导体数码管在使用时每个管要串联约100 的限流电阻 常用的共阴极数码显示器真值表如下 2 七段显示译码器 七段显示译码器是用来与数码管相配合 把二进制