NO51同步时序电路.ppt

第五章同步时序电路 教学要求1 掌握时序电路的概念 了解时序逻辑电路的基本结构 分类和描述方法 2 通过对给定逻辑电路图剖析 确定该电路的逻辑功能 掌握同步时序逻辑电路的设计方法 3 掌握常用时序功能模块进行逻辑设计的方法 并用它们构成所需的逻辑部件 第五章同步时序电路 时序逻辑电路 一个逻辑电路在任何时刻的稳定输出不仅与该时刻电路的输入信号有关 而且与该电路过去的输入有关 这样的逻辑电路称为 时序逻辑电路 同步时序电路 异步时序电路 分类 电路中有一个公共时钟信号 电路状态的改变由输入信号引起 5 1同步时序电路的结构 一 可控二进制计数器 当X 0时 当X 1时 四进制计数器 原状态保持不变 二 时序图 三 时序逻辑电路模型 时序电路由组合电路和存储 记忆 器件及反馈回路三部分组成 见下图 x1 xn 时序电路的输入或外部输入 z1 zm 时序电路的输出或外部输出 y1 yr 时序电路的状态或内部输入 Y1 Yl 时序电路的激励或内部输出 两种时序电路类型见下图 a 同步时序电路 b 异步时序电路 组合逻辑电路描述 逻辑表达式 真值表 卡诺图时序逻辑电路描述 激励表 状态表 状态图 5 2激励表 状态表 状态图 激励表 状态表与状态图是用来表示同步时序电路的输入 输出 现态 次态之间转移关系的常用工具 一 激励表 触发器的激励表 描述触发器从现态转换到次态时 对数据输入的要求 自变量 现态 次态因变量 输入数据 常用触发器的激励表 二 状态表 状态表 描述时序电路输入与输出转换关系的表格 自变量 现态 输入数据因变量 次态 三 状态图 状态图 输入与状态转换关系的图形表示 以圆圈内数字表示状态 圆圈之间用箭头线相连 箭尾连现态 箭头连次态 5 3同步时序电路分析 逻辑电路图 1 输出函数和触发器激励函数 4 分析时序电路的外部性能 2 列出状态转移真值表 分析步骤 表格法 代数法 例1 用表格法分析下图所示的同步时序逻辑电路 解 第一步 写出输出函数和激励函数表达式 J1 K1 1J2 K2 x Q1 第二步 列出状态转移真值表 J1 K1 1J2 K2 x Q1 第三步 作出状态表和状态图 0 0 0 0 x 第四步 用文字描述电路和逻辑功能 当x 0时 该电路进行加1计数 计数序列为 当x 1时 该电路进行减1计数 计数序列为 例2 试有代数法分析下图所示的同步时序逻辑电路 解 第一步 写出输出函数和激励函数表达式 D1 x 第二步 把激励函数表达式代入触发器的次态方程 得到电路的次态方程组 Q1 n 1 D1 x 第三步 根据次态方程组和输出函数表达式作出状态表和状态图 Q1 n 1 D1 x 第四步 作出时序图 并说明电路的逻辑功能 典型输入序列 x 01011101 初态 Q2Q1 00 状态响应序列和输出响应序列为 CP 12345678x 01011101Q2 00010001Q1 00101110Q2 n 1 00100010Q1 n 1 01011101Z 00010001 CP x Q2 Q1 Z 1 2 3 4 6 7 8 5 时序图 功能说明 该电路是一个 101 序列检测器 作业 P2255 15 2 5 4同步时序电路的设计 同步时序逻辑电路设计又称同步时序逻辑电路综合 其基本指导思想是用尽可能少的触发器和门电路来完成设计 同步时序电路设计的一般步骤为 1 作原始状态图和状态表 2 对原始状态表化简 3 状态分配 4 选定触发器 求出输出函数和激励函数表达式 5 画出逻辑电路图 一 建立原始状态图和原始状态表 状态图是同步时序电路设计的依据 它必须正确反映设计要求 状态图的构成没有统一的方法 关键是要充分正确地理解设计要求 明确电路的输入条件和输出要求 输入和输出关系 以及状态的转换关系 原始状态图建立的一般过程为 假定一个初始状态 由此出发 每加入一个输入信号 则记忆其次态 并标出其相应的输出值 次态可能为现态 已有状态或新的状态 直到没有新的状态为止 每个状态的各种可能的输入值都要考虑到 例1 假设有一个三位二进制加 减法器 模8计数器 当X输入为1时 实现加1计数 当X为0时 实现减1计数 试作出该电路的原始状态图和状态表 解 A B C D E F G H A H G F E D C B 当X为1时 当X为0时 计数器的输出可为状态本身 亦可看作外部输出 1 A G B F C H E D 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 原始状态图 原始状态表 例2 某序列检测器有一个输入端x和一个输出端Z 从x端输入一组按时间顺序排列的串行二进制码 当输入序列中出现101时 输出Z 1 否则Z 0 试作出该序列检测器原始状态图和状态表 A B C D 原始状态表 二 状态表的简化 一般情况下 原始状态图和原始状态表中存在着多余的状态 状态个数越多 电路中所需的触发器的数目也越多 制造成本就越高 为降低制造成本 需要去掉多余的状态 即要进行状态简化 所谓状态简化 就是要获得一个最小化的状态表 这个表不仅能正确地反映设计的全部要求 而且状态的数目最少 等效状态 设状态S1和S2是完全确定状态表中的两个状态 如果对于所有可能的输入序列 分别从状态S1和状态S2出发 所得到的输出响应序列完全相同 则状态S1和S2是等效的 记作 S1 S2 或说 状态S1和S2是等效对 等效状态可以合并 等效状态传递性 S1 S2 S2 S3 S1 S3 等效类 彼此等效的状态集合 最大等效类 不被其它等效类所包含的等效类 即所有彼此等效状态的集合 一个状态也可能是一个最大等效类 状态简化的任务是 要在原始状态表中找出全部最大等效类 最大等效类集合 并将每一个最大等效类用一个状态来表示 1 判别方法 第一 它们的输出完全相同 假定状态S1和S2是完全确定原始状态表中的两个现态 那么S1和S2等效的条件可归纳为在输入的各种取值组合下 1 次态相同 第二 它们的次态满足下列条件之一 即 2 次态交错 3 次态循环 4 次态对等效 1 次态相同 两种状态的次态相等 Si和Sj等效 B和D等效 2 次态交错 次态对 与 现态对 交错 Si和Sj等效 B和C等效 次态相同或交错 3 次态循环 次态交错或相同或循环 若Si和Sj等效 则Sk和Sl等效若Sk和Sl等效 则Si和Sj等效 若B C等效 则A D等效若A D等效 则B C等效 4 次态对等效 次态交错或等效 Sk Sl等效 B C等效 所以A D等效 2 状态简化方法 1 观察法化简 例 简化下表所示的状态表 A和B C和D的输出完全相等 C和D在输入的各种取值组合下 次态相同 因此C和D等效 最大等效类为 A B C D 分别用A B C 表示 A和B在x 1时的次态不满足四条件之一 因此A和B不等效 最小化状态表为 最大等效类为 A B C D 分别用A B C 表示 2 隐含表法化简 例 简化下表所示的状态表 解 作隐含表 顺序比较 寻找等效状态对 状态对等效 打 状态对不等效 打 状态对是否等效需进一步检查 则标记次态对 CF BE AECF CDDE 处于循环链中的每一个状态对都是等效状态对 一共四个等效对 A B A E B E C F 确定最大等效类 作最小化状态表 四个等效对 A B A E B E C F 四个最大等效类 A B E C F D G 令以上四个最大等效类依次为a b c d 三 状态分配 状态编码 状态分配的基本原则有四条 1 在相同输入条件下具有相同次态的现态 应尽可能分配相邻的二进制代码 2 在相邻输入条件 同一现态的次态应尽可能分配相邻的二进制代码 3 输出完全相同的现态应尽可能分配相邻的二进制代码 4 最小化状态表中出现次数最多的状态或初始状态应分配逻辑0 例 对下表所示的状态表进行状态分配 解 确定n 2 确定分配方案由规则 1 得A和B A和C应相邻 由规则 2 得C和D C和A B和D A和B应相邻 由规则 3 得A B C三者应相邻 即AB AC BC应相邻 由规则 4 得A分配为逻辑0 由规则 1 得A和B A和C应相邻 由规则 2 得C和D C和A B和D A和B应相邻 由规则 3 得A B C三者应相邻 即A和B A和C B和C应相邻 由规则 4 得A分配为逻辑0 最后我们可以得到二进制状态表 注意 有时满足分配原则的分配方案不唯一 这时可任选一种 四 确定激励函数和输出函数 例 若用D触发器实现下表所示的二进制状态表 试写出激励和输出函数 解 确定激励函数 Z y2 xy1 确定输出函数 例 若用J K触发器实现下表所示的二进制状态表 试写出激励和输出函数 解 确定激励函数 J1 1 K1 1 Z y2y1 xy1 确定输出函数 五 画出逻辑电路图 先画出触发器并给触发器编号 再根据激励函数和输出函数画出组合逻辑部分的电路 最后画出同步时钟信号线 六 同步时序逻辑电路设计举例 例 设计一个 111 序列检测器 用来检测串行二进制序列 要求每当连续输入3个 或3个