[理学]MCS—51单片机组成原理.ppt

第2章MCS 51单片机组成原理 1 引脚描述与内部结构 2 存储器配置 3 时钟 复位 时序 4 输入输出端口 5 工作方式 1 MCS 51引脚描述与内部结构 HMOS工艺的51单片机 40引脚双列直插PDIP封装 如8051 CHMOS工艺的51单片机 44脚方型塑封结构PLCC封装 如80C51 一 封装形式 PDIP封装 引脚数40 24 20 8 PLCC封装 68脚 44脚 PDIP PLCC PDIP封装 HMOS工艺的51单片机 二 引脚定义 8051单片机的引脚定义 2条电源线 2条外接晶体振荡器 4条控制和电源复用线 32条I O引脚 详细引脚描述参见表2 1 1 电源 VCC VSS复位 RST 高电平复位时钟 XTAL1 XTAL2存储器接口信号I O接口 外部结构 EA 低电平从外部程序存储器取指令 PESN 取指令选通信号ALE 外部地址锁存信号 WR 外部数据写选通信号 RD 外部数据读选通信号 P0口 外部数据总线和地址总线低8位或I O口P1口 I O口P2口 外部地址总线高8位或I O口P3口 I O口或特殊端口 串行口 RXD TXD特殊端口中断接口 INT0 INT1计数器 T0 T1 三 单片机的内部结构 MCS 51单片机内部结构 中央处理器CPU程序存储器ROM数据存储器RAM时序控制逻辑接口控制电路 算术逻辑运算单元ALU累加器ACC寄存器阵列 栈区状态标志PSW程序指针PC 栈指针SP 数据指针DPTR指令译码逻辑 并行输入输出接口 4个8位I O接口串行输入输出接口 1个UART复位逻辑RST 高电平复位 10ms 中断控制逻辑 2个外部和3个内部中断 内部中断 1个串行口中断 2个计数器中断外部中断 2个外部中断INT0 INT1 内部组成 内部最多4KBROM或EPROM 内部128BRAM以及特殊寄存器SFR块 内部时钟振荡器及时序控制逻辑 四 主要性能 CPU 8位 存储器 片内128BRAM 4KBROM 片外可扩展64KBRAM 64KBROM 4个8位I O口 共32条I O口线 2个16位定时 计数器 1个全双工通用异步串行通信端口 2个外部 3个内部共5个中断源 2个中断优先级 内部RAM以及特殊寄存器SFR可以位寻址 即拥有布尔操作区 乘除指令 布尔操作指令 小结 2 MCS 51存储器配置 一 地址空间 1 程序存储器空间内部ROM 外部ROM的总空间 64KB 4个物理存储器空间 内部ROM 外部ROM内部RAM 外部RAM c 内部 外部内部4KB 0000H 0FFFH外部60KB 1000H FFFFH 三种程序存储器配置情况 a 内部ROM 或PROM EPROM EEPROM FLASHROM 4KB 0000H 0FFFH b 外部ROM 或PROM EPROM EEPROM FLASHROM 64KB 0000H FFFFH 内部ROM 4KB 0FFFH 0000H 外部ROM 60KB 内部or外部ROM 4KB 0FFFH 0000H FFFFH 1000H EA 1时 访问内部程序存储器 超出内部地址范围时 自动指向外部 EA 0时 强行访问外部程序存储器 不管内部是否有程序存储器 EA管脚的作用 2 数据存储器空间 MCS 51的程序寻址范围为 0000H FFFFHMCS 51的内部RAM寻址范围为 00H 7FH内部SFR寻址范围为 80H FFHMCS 51的外部RAM寻址范围为 0000H FFFFH 内部RAM空间 256B 低128B为数据存储器RAM 另128B空间作为特殊寄存器SFR使用 外部RAM空间 64KB 3 MCS 51单片机的分类 MCS 51单片机泛制8031 8051 8751等型号 其主要型号区别在于其内部ROM的类型 MCS 52系列单片机泛指8032 8052 8752等型号 它是对应MCS 51系列单片机的加强型或称double型 主要是存储器加倍 一般MCS 51单片机不加特别说明就指8031 普林斯顿结构 程序和数据共用一个存储器逻辑空间 统一编址 MCS 51 4 存储器结构 哈佛结构 程序与数据分为两个独立存储器逻辑空间 分开编址 二 7个入口地址 入口地址是硬件自动引导的程序跳转入口 何谓入口地址 ORG0000HAJMPMAINORG0003HAJMPSUB IT0ORG000BHAJMPSUB CT0ORG0013HAJMPSUB IT1ORG001BHAJMPSUB CT1ORG0023HAJMPSUB UT ORG0050H INT0中断SUB IT0 服务子程序RETIORG0100H CTC0中断SUB CT0 服务子程序RETIORG0500H RST复位入口MAIN 主程序END 例2 1 程序入口引导 三 内部128BRAM 128BRAM 00H 1FH 分成4个快速定位寄存器区 每个区中有R0 R7共8个寄存器 20H 2FH 除正常作为RAM单元外 还可 位寻址 共128位单元 位地址00H 7FH 30H 7FH 一般RAM区 栈区 理论上说00H 7FH均可作为一般RAM和堆栈使用 51系列单片机内部RAM总寻址空间为256B其中 低128B RAM 内存高128B SFR 内部特殊寄存器 内部128BRAM地址分配 寄存器区 布尔区 四 128BSFR特殊功能寄存器 51系列有20个专用寄存器属于SFR块 共占用21个字节 PC程序地址指针独立存在 不属于SFR区 SFR区中的专用寄存器在单片机编程中具有重要意义 五 位寻址单元 有12个单元可以位寻址它们是 其字节地址可被8整除 哪些单元可以位寻址 六 专用寄存器 程序计数器PC 存放下一条要执行的指令的地址 又称程序指针 共16位 PC实际上是程序地址计数器 PC中的内容是将要执行的下一条指令的地址 改变PC的内容就可改变程序执行的方向 PC可对64KB程序存储器ROM直接寻址 累加器A 累加器A是最常用的专用寄存器 进入ALU中进行算术运算和逻辑运算的操作数大多来自累加器A 其操作的结果也常送回累加器A 有许多单操作数指令都是直接通过累加器A完成的 寄存器B 乘除运算时使用 其它情况可作为普通内部RAM单元使用 栈指针SP 表示堆栈的起始地址 可由用户自定义 例如设置SP 30H 则内部RAM的30H 7FH均被设置为栈区 数据指针DPTR 16位专用寄存器 可表示对外部数据寄存器的操作地址 可分解为DPH DPL两个部分分别使用 端口P0 P3 端口P0 P3的镜像寄存器 内部RAM单元的读 写操作就等效为进行 输入 输出 操作 其它寄存器 1 与串行口 定时 计数器 中断相关的寄存器 SBUF TH0 TL0 TH1 TL1 IP IE TMOD SCON PCON等 七 程序状态字PSW CY PSW 7 进位标志 许多算术 逻辑运算指令均影响CYCY还用作为布尔处理机的累加器 使用率高 AC PSW 6 辅助进位 半进位 用于十进制运算调整 参见DA指令 F0 PSW 5 用户自定义标志位 OV PSW 2 溢出标志 用于算术运算时指示结果是否溢出 P PSW 0 奇偶标志 P 1表示累加器A中的 1 的位数为奇数 否则 为偶数 主要用于数据传输时进行校验 RS1 RS0 PSW 4 PSW 3 寄存器区选择 PSW PSW是可以位寻址的 其作用是监测 控制程序状态 如何选择寄存器区 系统复位时 自动指向0区 例2 2 解释以下程序执行完后 内部RAM中00H 1FH各单元的数值为多少 CLRAMOVR0 31MOVR1 16LOOP MOV R0 ADECR0DJNZR1 LOOPSETBPSW 4SETBPSW 3MOVR7 45CLRPSW 3MOVR7 33 A清0 00H 1FH 01H 16 1FH 10H 0 00H 0FH 01H 0 选择寄存器区为3区 1FH 45 选择寄存器区为2区 17H 33 1 MCS 51存储结构分配是怎样的 2 SFR中各寄存器的名称 3 程序状态寄存器PSW中各位的含义 1 8051单片机内部RAM可划分为几个区域 各个区域的特点 2 MCS 51单片机内部的特殊功能寄存器有哪些 它们的功能 寻址方式有何特点 3 怎样进行工作寄存器区的选择 3 时钟 复位 时序 晶体振荡电路为计算机提供基准时序 MCS 51单片机的基准时钟可采用2种方法 一 时钟 2 外接时钟 通过OC门外接 1 石英晶体振荡电路 C1 C2起抗扰动作用 取值一般为5 30pF 3 时钟范围 1 2MHz 12MHz 二 复位 RST VPD 复位信号端和后备电源输入端 输入 10ms的高电平脉冲 单片机复位 VPD使用后备电源 可实现掉电保护 复位电路 1 上电复位2 外部同步复位 三 时序 思考题 设应用单片机晶振频率分别为6MHz 8MHz 12MHz 问机器周期分别为多少 指令周期分别为多少 1 机器周期 机器状态 时钟节拍 1个时钟节拍周期 1 假定晶体振荡器 MHz 1个机器周期TCY包含6个机器状态 S1 S2 S3 S4 S5 S6 1个机器状态包含2个时钟节拍 P1 P2 1个机器周期TCY包含12个时钟节拍 S1P1 S6P2 机器周期TCY 12 是指令执行的最小时间 指令周期 一条指令的执行时间 以机器周期为单位 则指令可分为 单周期 双周期和四周期指令 外部RAM读写MOVX指令时序 例1 3 如图所示MCS 51单片机系统 要求检测到X为高电平时 继电器吸合2秒后断开 试编制程序 注意 尽量使用内部定时器而不要采用纯粹的软件延时程序 思考题 假定12MHz时钟改成6MHz 如何设计 解 4 输入输出端口 一 P0口 P0口结构图 功能 DB0 7 I O AB0 7 1 当控制信号 0 时 I O 开关位置如图示 与门输出 0 FET1截止 输出级为开漏输出 CPU向端口写数据 写脉冲加到CL端 内部总线上数据由D端锁存到D触发器 经反相端输出 再经输出级FET2反相 送到引脚 引脚上出现的数据恰好是内部总线上的数据 CPU从端口引脚读数据 读脉冲 读引脚 缓冲器B1通 P0 X引脚信号到达内部总线 CPU从端口寄存器读数据 读脉冲 读锁存器 缓冲器B2通 寄存器Q端数据 内部总线 2 当控制信号 1 时 AB0 7 DB0 7 这时 与门开通 FET2接到反相器输出端 CPU输出的地址 数据同时经FET1和FET2实现 推拉 输出 另一种情况 数据总线输入数据时 仍经由缓冲器B1进入内部总线 说明1 作为普通I O口使用时 P0口为输出开漏电路 内部无上拉电阻 必须外接上拉电阻 作为地址 数据总线使用时 内部由上下2个FET推拉驱动 不得外接上拉电阻 说明2 在一个系统中P0口只能被定义为一种模式 要么作为普通I O口 要么作为总线 一旦系统设计完成 则不能互换 说明3 作为普通I O口使用时 若要从引脚读取数据 应先向该端口写入 1 然后再读取 写入 1 后 端口2个FET均截止 处于高阻悬浮状态 便于数据的可靠采集 说明4 端口引脚和端口寄存器不一定一致 直接从端口引脚取数据则其结果则是无法预料的 读 修改 写 指令实际读的是端口寄存器 二 P1口 I O P1口的内部寄存器与P0相似 耗尽型FET1提供固定上拉电阻 但是这个上拉电阻阻值较大 当Q从 1 0 时 FET2由导通 截止 但是由于FET1的阻值较大 动态特性差 P1 P2 P3口的输出级结构相同 改善端口动态特性的方法是引入附加上拉电阻 当Q从 1 0 时 或门输出产生 过程 高电平持续时间2个振荡周期 此间 FET3导通 FET3的导通电阻远小于FET1 可很好地改善端口的动态特性 三 P2 P3口 P2功能 I O AB0 7 P3功能 I O 特殊端口 当控制信号为低电平时 多路开关接到左端 P2口作为通用I O口使用 其功能和使用方法与P1口相同 当控制端输出高电平时 多路开关接到右端 地址信号经反相器从引脚输出 这时P2口输出地址总线高8位 供系统扩展使用 对8051 8751单片机 P2口能作为I O口或地址总线 对于8031单片机 P2口只能用作地址总线 P3口有一套替代功能转换逻辑电路 可实现普通I O或特殊端口 四 P0 P1 P2 P3口的负载能力 P0口的输出能驱动8个LSTTL负载 输出电流不小于800 A 通常把100 A输入电流定义为一个TTL负载输人电流 P1 P3口的输出能驱动4个LSTTL负载 对于MOS型负载 P1 P2 P3无须外加电阻就可以直接驱动 P0口作I O口使用时需外加上拉电阻 P0口用作地址 数据线时 它可以直接驱动MOS型负载 而不必加上拉电阻 不同厂家的单片机的驱动能力可能不同 特别是一些MCS 51兼容型单片机 在负载能力 速度 功耗等方面均比标准51单片机有很大改进 1 P0口 地址低8位与数据线分时使用端口或通用I O2 P1口 按位可编址的通用I O端口3 P2口 地址高8位输出口或按位可编址的通用I O口4 P3口 双功能口 若不用第二功能 也可作按位可编址的通用I O口5 按三总线划分 地址线AB P0低八位地址 P2高八地址数据线DB P0输入输出8位数据控制线CB P3口的8位加上 PSEN ALE共同完成控制总线 1 简述80C51单片机的4个I O口在使用上有哪些分工和特点 2 P0口作普通I O口使用时 应注意什么 3 设单片机的晶振频率为6MHz时 试求机器周期和ALE引脚的信号周期 4 单片机复位的作用是什么 复位操作对内部寄存器有哪些影响 5 工作方式 MCS 51单片机的工作方式有四种 复位 复位脉冲自动引导系统进入复位入口 即使程序指针PC 0000H 取指令 进入程序执行方式 程序执行 正常工作方式 运行编制好的程序 低功耗 这是MCS 51单片机在系统休闲时为降低功耗采取的工作方式 电池供电系统经常采用 低功耗方式又分 休眠 掉电保护两种工作方式 单步执行 系统调试时采用的工作方式 按一次按钮就执行一条