微机原理与接口技术 周荷琴第5版课件 第五章 存储器及其接口.ppt

1 微型计算机原理及其应用 第五章 存储器及其接口 2 第五章 存储器及其接口 概述只读存储器ROM随机存储器RAM存储器芯片的扩展及其与系统总线的连接典型的半导体芯片举例 3 第五章 存储器及其接口 概述随机存储器RAM只读存储器ROM存储器芯片的扩展及其与系统总线的连接典型的半导体芯片举例 4 第五章 存储器及其接口 概述 存储器是计算机 包括微机 硬件系统的重要组成部分 有了存储器 计算机才具有 记忆 功能 才能把程序及数据的代码保存起来 才能使计算机系统脱离人的干预 而自动完成信息处理的功能 存储器由具有记忆功能的两态物理器件组成 如电容 双稳态电路等 存储器有两种基本操作 读操作和写操作 5 第五章 存储器及其接口 概述 6 第五章 存储器及其接口 概述 存储器的分类按所处地位不同 内存和外存按存储介质分类 磁芯存储器 半导体存储器 双极型TTL和单极型MOS 光电存储器 磁膜 磁泡和其它磁表面存储器以及光盘存储器等 按存取方式分类 随机存储器 内存和硬盘 顺序存储器 磁带 按存储器的读写功能分类 只读存储器 ROM 随机存储器 RAM 按信息的可保存性分类 非永久记忆的存储器 永久性记忆的存储器 按在计算机系统中的作用分类 主存储器 辅助存储器 缓冲存储器 控制存储器等 7 第五章 存储器及其接口 概述 存储器的分类 8 第五章 存储器及其接口 概述 半导体存储器什么叫半导体 导电性能介于导体与绝缘体之间的材料 叫做半导体 例如 锗 硅 砷化镓等 半导体在科学技术 工农业生产和生活中有着广泛的应用 例如 电视 半导体收音机 电子计算机等 半导体的一些电学特性 压敏性 有的半导体在受到压力后电阻发生较大的变化 用途 制成压敏元件 接入电路 测出电流变化 以确定压力的变化 热敏性 有的半导体在受热后电阻随温度升高而迅速减小 用途 制成热敏电阻 用来测量很小范围内的温度变化 9 第五章 存储器及其接口 概述 半导体存储器的分类 10 第五章 存储器及其接口 概述 存储器的性能指标存储器系统的三项主要性能指标是 容量 速度 可靠性 功耗 和 价格 存储容量 是存储器系统的首要性能指标 因为存储容量越大 则系统能够保存的信息量就越多 相应计算机系统的功能就越强 存取速度 直接决定了整个微机系统的运行速度 因此 存取速度也是存储器系统的重要的性能指标 存储器可靠性 也是存储器系统的重要性能指标 通常用平均故障间隔时间来衡量 为了在存储器系统中兼顾以上三个方面的指标 目前在计算机系统中通常采用三级存储器结构 即使用高速缓冲存储器 主存储器和辅助存储器 由这三者构成一个统一的存储系统 从整体看 其速度接近高速缓存的速度 其容量接近辅存的容量 而其成本则接近廉价慢速的辅存平均价格 11 第五章 存储器及其接口 概述 微机系统存储体结构 12 第五章 存储器及其接口 概述随机存储器RAM只读存储器ROM存储器芯片的扩展及其与系统总线的连接典型的半导体芯片举例 13 第五章 存储器及其接口 随机存储器RAM 随机存储器 RandomAccessMemory RAM 在微机系统的工作过程中 可以随机地对其中的各个存储单元进行读 写操作 14 读写存储器RAM 15 半导体存储器芯片的结构 存储体存储器芯片的主要部分 用来存储信息 地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元 片选和读写控制逻辑选中存储芯片 控制读写操作 16 存储体 每个存储单元具有一个唯一的地址 可存储1位 位片结构 或多位 字片结构 二进制数据存储容量与地址 数据线个数有关 芯片的存储容量 2M N 存储单元数 存储单元的位数M 芯片的地址线根数N 芯片的数据线根数 17 地址译码电路 单译码结构双译码结构双译码可简化芯片设计主要采用的译码结构 18 片选和读写控制逻辑 片选端CS 或CE 有效时 可以对该芯片进行读写操作输出OE 控制读操作 有效时 芯片内数据输出该控制端对应系统的读控制线写WE 控制写操作 有效时 数据进入芯片中该控制端对应系统的写控制线 19 5 3随机存取存储器 静态RAMSRAM2114SRAM6264 动态RAMDRAM4116DRAM2164 20 静态RAM SRAM的基本存储单元是触发器电路每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵SRAM一般采用 字结构 存储矩阵 每个存储单元存放多位 4 8 16等 每个存储单元具有一个地址 21 随机存取存储器RAM一 静态随机存取存储器 SRAM 构成器件 双极型 快速稳定 集成度低 工艺复杂 MOS 速度较双极型低 比Dram快 特点 存取周期快 双极型10nS MOS几十 几百nS 不需刷新 外电路简单 基本单元晶体管数目较多 适于小容量 六管基本存储器T1T2 双稳态触发器T3T4 负载管T5T6 控制管特点 非破坏性读出 双稳态保持稳态不用刷新 22 SRAM结构框图 存储矩阵 可选用位结构矩阵或字结构矩阵 地址译码器 采用双译码 控制逻辑和三态数据缓冲器 通过读 写端和CS片选端控制由I O电路对存储器单元输入 输出信号 23 SRAM芯片2114 存储容量为1024 418个引脚 10根地址线A9 A04根数据线I O4 I O1片选CS 读写WE 功能 24 SRAM2114的读周期 TA读取时间从读取命令发出到数据稳定出现的时间给出地址到数据出现在外部总线上TRC读取周期两次读取存储器所允许的最小时间间隔有效地址维持的时间 25 SRAM2114的写周期 TW写入时间从写入命令发出到数据进入存储单元的时间写信号有效时间TWC写入周期两次写入存储器所允许的最小时间间隔有效地址维持的时间 26 SRAM芯片6264 存储容量为8K 828个引脚 13根地址线A12 A08根数据线D7 D0片选CS1 CS2读写WE OE 功能 27 动态RAM DRAM的基本存储单元是单个场效应管及其极间电容必须配备 读出再生放大电路 进行刷新每次同时对一行的存储单元进行刷新每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵DRAM一般采用 位结构 存储体 每个存储单元存放一位需要8个存储芯片构成一个字节单元每个字节存储单元具有一个地址 28 二 动态RAM DRAM 基本单元 有4管 3管及单管 单管动态RAM基本存储单元原理 通过电容C存储信息缺点 漏电和破坏性读出改进 加刷新放大器 速度几百次 秒改进动态RAM特点 读写操作二次打入先输RAS 后CAS 刷新操作只输入RAS 刷新周期不能进行读写操作 29 DRAM的刷新电容C上高电平保持时间 约2mS刷新时间间隔 2mSDRAM内刷新 矩阵内一行行地进行 刷新一行的时间为刷新周期 刷新控制 由读写控制电路系统地完成DRAM刷新注 读写过程也有刷新功能 但是随机的 不保证所有RAM单元都能经读写刷新 刷新控制器 图6 5 协调完成前述DRAM特点中三项 构成 地址多路器 刷新地址计数器 刷新定时器 仲裁电路 定时发生器 30 刷新定时器定时发出刷新请求CPU发出读 写申请 定时发生器按刷新或读写要求提供RAS CAS和WE给DRAM芯片 地址多路器 CPU地址转换为行地址 列地址分两次送入DRAM芯片 实现两次打入 先RAS 后CAS 刷新地址计数器产生行扫地址 由RAS打入 无列扫地址 仲裁电路对优先权仲裁 注意在刷新周期不接受CPU的申请 31 第五章 存储器及其接口 随机存储器RAM 动态随机存储器 DynamicRAM DRAM DRAM是依靠电容来存储信息 电路简单集成度高 但电容漏电 信息会丢失 故需要专用电路定期进行刷新 DRAM的主要性能是 容量大 功耗较小 速度较慢 它被广泛地用作内存贮器的芯片 32 DRAM芯片4116 存储容量为16K 116个引脚 7根地址线A6 A01根数据输入线DIN1根数据输出线DOUT行地址选通RAS 列地址选通CAS 读写控制WE 33 DRAM4116的读周期 存储地址需要分两批传送行地址选通信号RAS 有效 开始传送行地址随后 列地址选通信号CAS 有效 传送列地址 CAS 相当于片选信号读写信号WE 读有效数据从DOUT引脚输出 34 DRAM4116的写周期 存储地址需要分两批传送行地址选通信号RAS 有效 开始传送行地址随后 列地址选通信号CAS 有效 传送列地址读写信号WE 写有效数据从DIN引脚进入存储单元 35 DRAM4116的刷新 采用 仅行地址有效 方法刷新行地址选通RAS 有效 传送行地址列地址选通CAS 无效 没有列地址芯片内部实现一行存储单元的刷新没有数据输入输出存储系统中所有芯片同时进行刷新DRAM必须每隔固定时间就刷新 36 DRAM芯片2164 存储容量为64K 116个引脚 8根地址线A7 A01根数据输入线DIN1根数据输出线DOUT行地址选通RAS 列地址选通CAS 读写控制WE 37 高速缓冲存储器 Cache 用Cache来解决CPU与内存之间的速度差 Cpu Cache Dram 外存多Cache工作原理 程序访问在时空上的局部性 Cache设计思想 把经常访问的代码和数据保存到SRAM组成的高速缓冲存储器中 把不常访问的代码和数据保存到大容量DRAM中 使得存储器系统的价格降低 而访存时间接近零等待 层次存储器结构如图 38 Cache的命中和命中率 CPU访存的内容正好在Cache中就称为命中 命中的几率即命中率 主存和Cache比例与命中率关系 一般主存和Cache比例为1M 4K时命中率为90 主存 MB 8163264128Cache KB 3264128256512 主存与Cache地址映象的3种基本结构 全相联Cache 直接映象Cache 组相联CacheCache的读取结构 旁视结构 通视结构Cache的数据更新方式 通写式 回写式替换策略 随机替换 先进先出法 最近最少使用法影响Cache性能的因素 规模大小 关联方式 行大小 速度 配置 39 第五章 存储器及其接口 概述随机存储器RAM只读存储器ROM存储器芯片的扩展及其与系统总线的连接典型的半导体芯片举例 40 第五章 存储器及其接口 只读存储器ROM 只读存储器 ReadOnlyMemory ROM 内容只可读出不可写入 最大优点是所存信息可长期保存 断电时 ROM中的信息不会消失 主要用于存放固定的程序和数据 通常用它存放引导装入程序 41 只读存储器ROM 掩膜ROM 信息制作在芯片中 不可更改PROM 允许一次编程 此后不可更改EPROM 用紫外光擦除 擦除后可编程 并允许用户多次擦除和编程EEPROM E2PROM 采用加电方法在线进行擦除和编程 也可多次擦写FlashMemory 闪存 能够快速擦写的EEPROM 但只能按块 Block 擦除 42 第五章 存储器及其接口 只读存储器ROM 掩膜ROM在出厂前由芯片厂家将程序写到rom里 以后永远不能修改 如图是一个简单的4 4位的MOSROM存储阵列 两位地址输入 经译码后 输出四条字选择线 每条字选择线选中一个字 此时位线的输出即为这个字的每一位 此时 若有管子与其相连 如位线1和位线4 则相应的MOS管就导通 输出低电平 表示逻辑 0 否则 如位线2和位线3 输出高电平 表示逻辑 1 0110 0101 1010 0000 43 第五章 存储器及其接口 只读存储器ROM 可编程的ROM Programmable ROM PROM 掩模ROM的存储单元在生产完成之后 其所保存的信息就已经固定下来了 这给使用者带来了不便 为了解决这个矛盾 设计制造了一种可由用户通过简易设备写入信息的ROM器件 即可编程的ROM 又称为PROM PROM的类型有多种 如二极管破坏型PROM存储器 在出厂时 存储体中每条字线和位线的交叉处都是两个反向串联的二极管的PN结 字线与位线之间不导通 此时 意味着该存储器中所有的存储内容均为 1 如果用户需要写入程序 则要通过专门的PROM写入电路 产生足够大的电流把要写入 1 的那个存储位上的二极管击穿 造成这个PN结短路 只剩下顺向的二极管跨连字线和位线 这时 此位就意味着写入了 1 读出的操作同掩模ROM 除此之外 还有一种熔丝式PROM 用户编程时 靠专用写入电路产生脉冲电流 来烧断指定的熔丝 以达到写入 1 的目的 对PROM来讲 这个写入的过程称之为固化程序 由于击穿的二极管不能再正常工作 烧断后的熔丝不能再接上 所以这种ROM器件只能固化一次程序 数据写入后 就不能再改变了 44 第五章 存储器及其接口 只读存储器ROM 可擦除可编程ROM ErasableProgrammableROM EPROM EPROM芯片有一个很明显的特征 在其正面的陶瓷封装上 开有一个玻璃窗口 透过该窗口 可以看到其内部的集成电路 紫外线透过该孔照射内部芯片就可以擦除其内的数据 完成芯片擦除的操作要用到EPROM擦除器 一般擦除信息需用紫外线照射l5 20分钟 了解教材的所列出的EPROM例子Intel2764芯片的基本知识 45 第五章 存储器及其接口 只读存储器ROM 电可擦除可编程ROM ElectronicErasibleProgrammableROM EEPROM EEPROM内资料的写入要用专用的编程器 并且往芯片中写内容时必须要加一定的编程电压 12 24V 随不同的芯片型号而定 EEPROM在写入数据时 仍要利用一定的编程电压 此时 只需用厂商提供的专用刷新程序就可以轻而易举地改写内容 所以 它属于双电压芯片 借助于EPROM芯片的双电压特性 可以使BIOS具有良好的防毒功能 在升级时 把跳线开关打至 ON 的位置 即给芯片加上相应的编程电压 就可以方便地升级 平时使用时 则把跳线开关打至 OFF 的位置 防止病毒对BIOS芯片的非法修改 了解教材的所列出的EEPROM例子NMC98C64A芯片的基本知识 46 第五章 存储器及其接口 只读存储器ROM 快擦型存储器 FlashMemory 快擦型存储器是不用电池供电的 高速耐用的非易失性半导体存储器 它以性能好 功耗低 体积小 重量轻等特点活跃于便携机存储器市场 快擦型存储器具有EEPROM的特点 可在计算机内进行擦除和编程 它的读取时间与DRAM相似 而写时间与磁盘驱动器相当 快擦型存储器有5V或12V两种供电方式 对于便携机来讲 用5V电源更为合适 快擦型存储器操作简便 编程 擦除 校验等工作均已编成程序 可由配有快擦型存储器系统的中央处理机予以控制 快擦型存储器可替代EEPROM 在某些应用场合还可取代SRAM 尤其是对于需要配备电池后援的SRAM系统 使用快擦型存储器后可省去电池 快擦型存储器的非易失性和快速读取的特点 能满足固态盘驱动器的要求 同时 可替代便携机中的ROM 以便随时写入最新版本的操作系统 快擦型存储器还可应用于激光打印机 条形码阅读器 各种仪器设备以及计算机的外部设备中 47 第五章 存储器及其接口 概述只读存储器ROM随机存储器RAM存储器芯片的扩展及其与系统总线的连接典型的半导体芯片举例 48 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器的系统结构一般情况下 一个存储器系统由以下几部分组成 基本存储单元 一个基本存储单元可以存放一位二进制信息 其内部具有两个稳定的且相互对立的状态 并能够在外部对其状态进行识别和改变 不同类型的基本存储单元 决定了由其所组成的存储器件的类型不同 存储体 一个基本存储单元只能保存一位二进制信息 若要存放M N个二进制信息 就需要用M N个基本存储单元 它们按一定的规则排列起来 由这些基本存储单元所构成的阵列称为存储体或存储矩阵 地址译码器 由于存储器系统是由许多存储单元构成的 每个存储单元一般存放8位二进制信息 为了加以区分 我们必须首先为这些存储单元编号 即分配给这些存储单元不同的地址 地址译码器的作用就是用来接受CPU送来的地址信号并对它进行译码 选择与此地址码相对应的存储单元 以便对该单元进行读 写操作 存储器地址译码有两种方式 通常称为单译码与双译码 单译码 单译码方式又称字结构 适用于小容量存储器 双译码 双译码结构中 将地址译码器分成两部分 即行译码器 又叫X译码器 和列译码器 又叫Y译码器 X译码器输出行地址选择信号 Y译码器输出列地址选择信号 行列选择线交叉处即为所选中的单元 49 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器的系统结构4 片选与读 写控制电路 片选信号用以实现芯片的选择 对于一个芯片来讲 只有当片选信号有效时 才能对其进行读 写操作 片选信号一般由地址译码器的输出及一些控制信号来形成 而读 写控制电路则用来控制对芯片的读 写操作 I O电路 I O电路位于系统数据总线与被选中的存储单元之间 用来控制信息的读出与写入 必要时 还可包含对I O信号的驱动及放大处理功能 集电极开路或三态输出缓冲器 为了扩充存储器系统的容量 常常需要将几片RAM芯片的数据线并联使用或与双向的数据线相连 这就要用到集电极开路或三态输出缓冲器 其它外围电路 对不同类型的存储器系统 有时 还专门需要一些特殊的外围电路 如动态RAM中的预充电及刷新操作控制电路等 这也是存储器系统的重要组成部分 50 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器的系统结构 51 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器的系统结构 52 第五章 存储器及其接口 存储器芯片的扩展与连接 基本存储器芯片模型在微型系统中 CPU对存储器进行读写操作 首先要由地址总线给出地址信号 选择要进行读 写操作的存储单元 然后通过控制总线发出相应的读 写控制信号 最后才能在数据总线上进行数据交换 所以 存储器芯片与CPU之间的连接 实质上就是其与系统总线的连接 包括 1 地址线的连接 2 数据线的连接 3 控制线的连接 53 第五章 存储器及其接口 存储器芯片的扩展与连接 基本存储器芯片模型地址线的位数 从图中可看出地址线的位数决定了芯片内可寻址的单元数目 如Intel2114 1K 4 有10条地址线 则可寻址的单元数为1024个 Intel2116 16K 1 有14条地址线 则可寻址的单元数为16K个 数据线的根数 RAM芯片的数据线多数为1条 静态RAM芯片一般有4条和8条 若为1条数据线 则称为位片存贮芯片 若有4条数据线 则该芯片可作为数据的低4位或高4位 若有8条数据线 则该芯片正好作为一个字节数 其引脚已指定相应数据位的名称 控制线 RAM芯片的控制引脚信号一般有 芯片选择信号 读 写控制信号 对动态RAM DRAM 还有行 列地址选通信号 54 第五章 存储器及其接口 存储器芯片的扩展与连接 基本存储器芯片模型 55 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器芯片与CPU的连接在实际应用中 进行存储器与CPU的连接需要考虑以下几个问题 CPU的总线负载能力 CPU与存储器之间的速度匹配 存储器地址分配和片选 控制信号的连接 1 控制线的连接 即如何用CPU的存储器读写信号同存储器芯片的控制信号线连接 以实现对存储器的读写操作 简单系统 CPU读写信号与存储器芯片的读写信号直接相连 复杂系统 CPU读写信号和其它信号组合后与存储器芯片的读写信号直接相连 CPU读信号最终和存储器的读信号相连 CPU写信号最终和存储器的写信号相连 56 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器芯片与CPU的连接 2 数据线的连接 若一个芯片内的存储单元是8位 则它自身就作为一组 其引脚D0 D7可以和系统数据总线D0 D7或D8 D15直接相连 若一组芯片 4个或8个 才能组成8位存储单元的结构 则组内不同芯片应与不同的数据总线相连 57 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器芯片与CPU的连接 存储器芯片分组位扩展 加大字长 例 用8个16K 1bit芯片组成16K 8bit的存储器 58 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器芯片与CPU的连接 3 地址线的连接 将用以 字选 的低位地址总线直接与存贮芯片的地址引脚相连 将用以 片选 的高位地址总线送入译码器 可以根据所选用的半导体存储器芯片地址线的多少 把CPU的地址线分为芯片外 指存储器芯片 地址和芯片内的地址 片外地址经地址译码器译码后输出 作为存储器芯片的片选信号 用来选中CPU所要访问的存储器芯片 片内地址线直接接到所要访问的存储器芯片的地址引脚 用来直接选中该芯片中的一个存储单元 对4K 8b的2732而言 片外地址线为A19 A12 片内地址线为A11 A0 对2K 8b的6116而言 片外地址线为A19 A11 片内地址线为A10 A0 59 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器芯片与CPU的连接字扩展 扩大地址 60 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器芯片与CPU的连接组成一个存储系统通常是由多个存储芯片组成 CPU每次访问内存只能对一个存储单元进行读或写 这个单元位于某个芯片中或一组芯片中 因此 首先要找到这个或这组芯片 这就是所谓的片选问题 换句话说 就是每当CPU访问内存 如何产生相应芯片的片选信号 指定一个存贮单元是由CPU给出的地址来决定的 硬件寻址的方法是将地址总线分成两部分 一部分直接送入芯片进行 片内地址译码 确定片内单元的位置 另一部分送入译码器进行 片外地址译码 产生片选信号 通常我们有三种片选方法 线选法 全译码法 部分译码法 61 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器芯片与CPU的连接 线选法在剩余的高位地址总线中 任选一位作为片选信号直接与存贮芯片的CS引脚相连 这种方式就称为线选法 其特点是无需译码器 但有较多的地址重叠区 该方法适用于存储器容量不大 所使用的存储芯片数量不多 而CPU寻址空间远远大于存储器容量 62 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器芯片与CPU的连接 线选法例5 1 用5片Intel6116 2K 8 组成10K 8位的存储器系统 求每块芯片的地址范围 RAM2KB RAM2KB RAM2KB CS CS CS CS CS A11A12A13A14A15 D0 D7 A0 A10 数据总线 地址总线 3 4 5 RAM2KB RAM2KB 1 2 63 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器芯片与CPU的连接 线选法 64 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器芯片与CPU的连接 线选法 65 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器芯片与CPU的连接 全译码法除去与存储芯片直接相连的低位地址总线之外 将剩余的地址总线全部送入 片外地址译码器 中进行译码的方法就称为全译码法 其特点是物理地址与实际存储单元一一对应 但译码电路复杂 66 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器芯片与CPU的连接 全译码法例5 2 用16片Intel6232 4K 8 组成64K 8位的存储器系统 求每块芯片的地址范围 4KB 1 4KB 2 4KB 16 译码器 CS CS CS Y0 Y1 Y15 A0 A11 地址总线 数据总线 D0 D7 A15 A12 67 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器芯片与CPU的连接 全译码法 68 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器芯片与CPU的连接 部分译码法除去与存储芯片直接相连的低位地址总线之外 剩余的部分不是全部参与译码的方法就称为部分译码 其特点是译码电路比较简单 但出现 地址重叠区 一个存贮单元可以由多个地址对应 69 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器芯片与CPU的连接 部分译码法例5 3 用8片Intel6116 2K 8 组成16K 8位的存储器系统 求每块芯片的地址范围 2KB 1 2KB 2 2KB 8 译码器 CS CS CS Y0 Y1 Y7 A0 A10 地址总线 数据总线 D0 D7 A15 A11 中任三根 70 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器芯片与CPU的连接 地址译码器将CPU与存储器连接时 首先根据系统要求 确定存储器芯片地址范围 然后进行地址译码 译码输出送给存储器的片选引脚CS 能够进行地址译码功能的部件叫做地址译码器 常见的地址译码器如74LS138电路 71 第五章 存储器及其接口 存储器芯片的扩展与连接 存储器芯片与CPU的连接 地址译码器如图给出了该译码器的引脚和译码逻辑框图 由图可看到 译码器74LS138的工作条件是控制端G1 1 G2A 0 G2B 0 译码输入端为C B A 故输出有八种状态 因规定CS 低电平选中存储器 故译码器输出也是低电平有效 当不满足编译条件时 74LS138输出全为高电平 相当于译码器未工作 74LS138的真值表如下表 7