肖特基整流二极管介绍.doc

肖特基整流二极管介绍肖特基整流二极管 介 绍一、引言肖特基势垒二极管（Schottky barrier diode简称SBD）是一种金属（或金属硅化物）/ 半导体接触的器件，它是多子器件，主要用其非线性电阻的特性。SBD是最古老的半导体器件，1904年开始，矿石检波器就得到了应用。SBD在超高频及微波电路中用于检波和混频，都是用其正向非线性电阻的特性。SBD长期用金属与半导体接触进行制作，稳定性差，是可靠性最差的半导体器件之一。八十年代开始对金属硅化物深入研究，用金属硅化物代替金属，获得了可靠而又重复的肖特基势垒，为大规模生产奠定了基础。各种家用电器、微电脑、汽车电子、通讯设备、仪器、国防军工都要求电子设备轻量化、小型化，特别是要求采用小型化和高效率的电源。高频开关电源随着工作频率的提高，其体积和重量都会明显减小，同时效率显著提高，高频开关电源越来越受到人们的重视。SBD 有三大特点：（1）速度快（多子器件，无少子储存效应）；(2)正向压降低；（3）散热性能好。 SBD与通常的PN结整流器件相比，SBD具有开关速度快（高频）、导通电压低（高效）、抗电流浪涌冲击能力强（大电流）。低输出电压（V024V）的高频开关电源多采用肖特基整流二极管。世界高频开关电源年销售额约为500亿美圆，这是一个巨大的市场!对肖特基整流二极管的规模生产有巨大的拉动力。SBD制作简单、工艺流程短、成本低、有利于大规模生产。肖特基整流二极管在高频开关电源电路中起开关作用，是用其正、反向非线性电阻的特性（不再只是用正向非线性电阻的特性）。肖特基整流二极管的名称较多，有功率肖特基二极管、肖特基续流二极管、大电流肖特基二极管、肖特基开关二极管等等。 肖特基势垒与p-n结的比较肖特基二极管的势垒可以比做在同一种半导体上的p-n结低许多，例如硅，p-n结的内建势Vbi0.8V；而肖特基结势垒电势为0.5V0.6V很容易做到。在同一电流密度下，p-n结上的正向压降比肖特基二极管上的电压降至少高0.3V。换句话说，相同电压下肖特基势垒的饱和电流密度比做在同一半导体上的p-n结的饱和电流密度高105倍或更高（0.06V之差，电流密度差一个数量级）。肖特基二极管特别适用于做低压大电流整流器；反之，也是由于反向电流比较大，肖特基二极管不能像p-n结一样用作高压低电流整流器。二原理关于SBD（肖特基势垒二极管）的理论计算公式很容易从书上找到。这里不进行SBD的电流输运方程的推导、也不进行设计计算，主要围绕势垒高度对SBD的重大影响，作一些简单的计算分析。1. 电流输运方程由热离子发射理论，得到电流输运方程： JF = JS exp(qVFB/nkT)-1 (1) JS = A* T2exp(-qB/kT) (2)式中的符号：JF 为正向电流密度；JS为饱和电流密度；VFB为SBD势垒上的压降；q 为元电荷；n为理想因子；k为玻耳兹曼常数；T 为绝对温度；B 为势垒电位； A* = 110A*cm2*K2为n型硅的里查孙常数、A为电流。 一般理论计算公式的正向压降VF，其实是势垒上的压降VFB，而不是二极管的正向压降VFD 。二极管压降还包含串联电阻（Rs）上的压降VFS 。 VFD = VFB+VFS (3)对于金属硅化物 / 硅的SBD，n = 1成立。一般VFB 2.3kT/q , 式（1）方括号中的前面一项远大于10，后面的1可忽略不计。 JF = A*T2exp(-qB/kT) exp(qVFB /kT) (4)变换一下数学表示方式： JF = A*T2expq(VFB -B )/kT (5)由式（5）看B的影响就一目了然。SBD势垒上的压降和B之间是一个简单的相减关系。为保持JF不变，当B 变化时，VFB必须跟着变相同的值。B高的，VFB相应地高。2.正向压降（VFD）的计算。考虑到正向电流在外延层和衬底上的压降，还有衬底接触电阻上的压降JFC 。 VFS= JF( ede+BdB+C) (6) 由式（5）可算得： VFB= B+(kT/q)ln(JF/A*T2) (7) VFD= B+(kT/q)ln(JF/A*T2)+JF( ede+BdB+C) (8)其中de为外延层厚度，dB为衬底厚度。正向压降与势垒高度、温度以及器件的结构参数有密切关系。在给定温度下，势垒较高的SBD其正向压降较大。对一个1mm2的NiSi/Si的SBD进行过计算，对正向压降影响最大的是B（100mV量级）,其次是外延层（10mV量级），影响最小的是衬底（mV量级）。接触电阻，做好了的，对正向压降的影响可忽略不计；而接触做不好的，不能容忍。在工艺上必须要把接触做好，C至少10-6-cm2量级。3.反向电流的计算。JR（0） -JS =-A*T2exp-qB (0)/kT （9）势垒高度随反向偏压变化。 B(VR) = B(0）-B (VR）-E max VR ） (10) 式（10）中第二项表示镜像力引起的势垒降低，第三项表示偏压引起的势垒降低。 B(VR）= qE max (VR) /(4S) 1/2 (11) Emax(VR) = 2qND (Vbi-VR-kT/q)/S1/2 (12) Vbi = B(0)-(kT/q)ln (Nc/ ND ) (13) =B / Emax 一般取1.7 nm = 17A0 Nc为导带内的有效态密度，Nc = 2.81019/cm3 ，S为Si的介电常数，Emax为最大场强，ND为施主浓度，Vbi为内建电压。对B =0.7V的SBD进行过计算（300K） VR = 1V IR = 3.4 I(0) VR = 10V IR = 10.2 I(0) VR = 20V IR = 18.6 I(0) VR = 40V IR = 41.3 I(0) VR = 60V IR = 73.8 I(0)理论计算的结果表明，SBD的反向电流随反向电压增加而增大，不饱和。 对进口样管测量IR，VR在-1V - -3V时IR -IS 。VR增大时，IR 随VR增大而增大。由式（9），反向电流随温度变化很大，温度越高，IR越大。4.正向与反向的关系。SBD正、反向特性对势垒高度的要求相互制约。为降低正向导通损耗，须选择较低的势垒。然而，势垒高度降低，使反向漏电流增加。由式（4）和式（9）可得JF JR(0) EXP(qVFB/kT) JR(0) JFEXP(-qVFB/kT) (14) IR(0) IF EXP(-qVFB/kT) (15)在给定温度下，正向压降减小时，反向漏电流急剧增加。正、反向特性之间的折衷，由势垒高度决定。较大的正向电流要求SBD的有效面积较大，势垒高度较低，外延层电阻率e较低，外延层厚度较薄。然而，欲提高反向击穿电压，要求完全相反。对于功率整流应用，对输出电压（V0）较低的电路，应选择较低势垒的SBD，整流效率会较高；对输出电压（V0）较高的电路，特别是在高温场合使用的，应选择较高势垒的SBD。生产厂家应有不同势垒高度的产品，适应用户不同的要求。5.势垒高度B 的测量势垒高度B 已采用I V、C - V、激活能和光电诸法测量。I - V法较简单、直观，和SBD的直流参数关系紧密，测量仪器也较简单，采用较多。用I - V 法测量一系列的正向电流和正向压降，在单对数坐标纸上作图，将电压外推到零，得到零偏压的电流，即饱和电流IS 。再测量面积，算得饱和电流密度JS 。势垒高度B可由下面的式（16）得到。在单对数坐标纸上也可绘得B - JS的关系直线，已知JS就可查得B 。B =(kT/q)ln(A*T2/JS ) （16）6.相关公式(a)结电阻 RJ = V/I =kT/qIF (17) kT/q = 25.9mv (在300K)(b)整流效率设输入方波电压，占空比为1/2 .采用高频全波整流。 P0 = V0 I0 （18）P0为输出总功率、 V0为输出电压、 I0为输出电流。正向导通损耗 PF = I0VF = （P0 /V0）VF （19） PF =（P0 /V0）B+ (kT/ q)ln(JF/A* T2)+JF(ede+BdB + c) （20）反向功耗 PR = IRVR = 2V0IR = 2(P0 /JF)JR =2(P0/JF) A* T2 exp-qB(VR)/kT （21） = P0/(P0+PF+PR) = 1+PF/P0 +PR /P0 -1 （22） = 1+B+(kT/q)ln(JF/A*T2)+JF(e de +BdB+ c) /V0 + (2A* T2)/ JF exp-qB(VR )/kT -1 （23）肖特基整流二极管的设计是追求最大整流效率 的前提下，综合考虑， 折衷选取B 、ND、外延层厚度de和有源区面积。整流效率与温度有密切的关系。SBD的最佳势垒高度随输出电压变化不明显；随工作温度有较显著的变化,这是因为漏电流急剧增加的主要原因是工作温度而不是输出电压。在低温阶段，低势垒SBD由于正向压降低，效率较高；随温度上升，尽管漏电流有所增加，但正向压降VF随温度升高而下降，故略有上升；在某一临界温度以上，漏电流急剧增大，使反向损耗增大，致使随之急剧下降。势垒较高的SBD，下降点对应的温度亦较高。在输出电压较低（V024V）, 工作温度不高的场合，选用低势垒的SBD，这种使用状态是较普遍的；而需要工作温度较高（芯片温度100）的场合，应选用高势垒的SBD。生产厂家必须生产低势垒的SBD；在有高温用户时，也要生产较高势垒的SBD。7. 实际肖特基结的伏安特性和理想因子(对微波肖特基二极管更适合)以上考虑的是理想的肖特基结的伏安特性，但实际肖特基二极管的伏安特性则受到各种非理想因素的影响而偏离理想状态。为了补偿各种非理想因素的影响，实际肖特基结的伏安特性要用一个特殊的参数n，来进行修正： IF(V) = I0exp(qVd/nkT)-1 (24)参数n一个接近于1.0的数，通常在1.0到1.25之间，称之为斜率参数或理想因子。当n增大时二极管的非线性度减小。通过测量理想因子可以判断生产中制作的肖特基结的质量，以发现工艺中的问题。 计算电流参数IS是非常复杂的，而且没有必要，因为漏电流、电荷产生和隧道效应等对I(V)的影响要比IS大得多。假设全部电流都是热离子发射的传导电流，能导出IS的理想表达式： IS = A*T2S exp(-qb/kT) (25)其中A*是有效理查荪(Richardson)常数,对于nSi A*大约是110 Acm-2K-2。 S是结面积，b是势垒电位。 表面不完美通常是肖特基二极管的伏安特性不理想的主要原因。因为肖特基结制作在半导体的表面上，所以半导体表面必须非常清洁。然而，尽管在制造中非常当心，对于结的少量污染还是不可避免的。淀积势垒金属表面的晶体结构可能被破坏，特别是用溅射技术时更是如此。在势垒金属和半导体表面间也可能形成不需要的化合物。这些都会增大理想因子和反向漏电流。在大电流密度下，RS的影响显著，考虑了RS影响的公式 (1)其中 (2)上式已考虑了非理想因素和串联电阻的影响。当外加电压大于3kT/q时，将公式(1)简化为 (3)对公式(3)两边取自然对数，变成公式(4) (4)利用微机，根据公式(4),对实验数据做最小二乘法拟合，可分别算得势垒高度值b、理想因子n和串联电阻Rs。8.肖特基二极管测试 如果半导体掺杂分布是均匀的，能用人工测量肖特基二极管的以下参数：内建电压Vbi，零偏压结电容C0，理想因子n，电流参数I0，和串联电阻RS(见附图的直流伏安特性和计算方法汇总)，以及结电容。A 直流伏安特性直流伏安特性能用半导体图示仪或人工逐点测量，仪器要能测量小于1.0微安的电流以便检测反向漏电流，电压要能测量小于1毫伏，即能在低电流和电压范围内测量伏安特性。要能记录多个数量级的电流和电压值，以便计算各参数。把数据画在单对数坐标纸上，在低电流范围内数据点应在一直线上，而在伏安特性的高电流范围内，曲线将偏离直线。这种偏离显示出在串联电阻上的电压降。B 理想因子n在低电流范围内，在串联电阻上要产生一个小电压降，在电流的每个数量级范围内电压的改变是常数。简单地处理(24)式可得到理想因子n的表达式： n = (q/kT)Vlog(e) (26)其中V是每数量级电流范围内的结电压变化，e是2.7183。在27，理想因子为： n = V/0.05952 (27) 不同温度下理想的（ n=1）每数量级电流差额的压降V*可由有关资料查出。C. IS 已知理想因子n，可由伏安特性的符合直线上任一点通过(24)式得到IS： IS = I(V)exp(-qV/nkT) (28) (24)式中的(-1)被忽略了，因为对于任何可测量的电流来说，它与exp(qV/nkT)项相比都是不重要的。D. 串联电阻RS 直流伏安特性曲线在高电流范围偏离直线是由在串联电阻RS上的电压降引起的。如果在电流Id时直线与直流伏安特性曲线间的偏离为Vd，则RS可简单地得到： RS = Vd/ Id (29)在高电流密度下，结的发热可能引起RS直流测量值偏低。误差的发生是由于在高电流范围内当温度上升时二极管的伏安特性曲线向左移动，使得Vd太低。对于直径大于3 - 4微米的大直径二极管，结发热效应通常是不重要的。E 结电容Cj和内建电压Vbi 结电容Cj可用电容电桥或自动Cj-V测试仪测试。如果半导体中的掺杂是均匀的，在反向电压下1/Cj2的曲线是直线,曲线在1/Cj02处与1/C2轴相交，外推曲线则与V轴在V=Vbi处相交。可得到内建电压Vbi。 F.截止频率fC 截止频率fC为二极管的优值：fC = 1/ (2RSCj0) (30)由于没有少数载流子寿命的影响，由截止频率可估算二极管的最高工作频率及开关时间。二极管电压 Vd图1 .SBD正向IF - Vd特性 电流, A1100060040 V = 0.062Vn = V/0.05952 = 1.04I = 10-4AIS = I exp(-qV/nkT) = 3.84x10-13 A Vd = 0.017VRS = Vd/ I = 17101000 0.001mA三.反设计的分析方法。肖特基整流二极管不是新发明的器件，它已大规模生产多年。肖特基整流二极管能方便地买得到。仿制比研制要简单得多。 走仿制的路，可以防止走弯路。最主要的是仿制低势垒的SBD。 从式(15)估算正向电流是反向电流的100,000倍因为IR(VB)约为IR（0）的100倍，也就是正向电流是最大反向电流的1,000倍， 对于室温应用VFB = 300mV（一个数量极约为60mV,5个数量级为300mV）已够。 BVFB 从式（7）(kT/q)ln(JF/A*T2)的数值总是负的，因为JF A*T2 , JF250A/cm2, (kT/q)ln(JF/A*T2)= -126mV , B 426mV已足够高。再考虑高温下的应用，Tj=125下比Tj=25下的IS大二个数量级，B 546mV就足够用。这样500mVBtSitSitNiNi2SiSi硅耗尽镍耗尽Ni2SiSiNi2SiNiT350T400NiSiNiNi5Si2SiT450T750NiSi2NiNi3SiSi最终相最终相Ni-Si相变图在硅上的氧化膜窗口中形成硅化物的自对准硅化物工艺示意图如下：1刻硅上的氧化层SiO2Si2淀积PtPt3低温烧结Pt的硅化物4腐蚀金属由硅化物形成的观点而言，Pt和Pd是最好的。它们的形成温度低于CoSi2和TiSi2。然而它们的电阻率较高，并在高于700（PdSi2）和800(PtSi)的温度下聚集成团。在450以上所有的硅化物膜都与Al起反应。当用Al作顶部金属时需要用一种有低电阻率的金属作扩散壁垒。做好金属硅化物的工艺关键在于镀膜前硅表面没有SiO2 。通常的化学腐蚀、清洗方法制备的硅表面，由于硅非常活泼，暴露在大气中仅1mS时间就能生成一个单分子层的SiO2 。通常硅表面总有1nm - 2nm厚的SiO2 ，还有水汽和其他蒸汽的吸附。即使硅表面开始没有SiO2 ，但当把这样品放入样品室中，并把样品室抽到最后要求的真空度以前，在这段时间内，硅表面已形成一个薄的氧化层。镀膜前硅表面很薄的氧化层能够严重地抑制硅化物的形成。若氧化物不均匀，可能因此生成不平的界面。甚至只是形成硅化物的小斑点（某些区域SiO2隔断了金属与硅接触），极浅的肖特基结，边缘的曲率半径很短，会形成低击穿。一系列不同曲率半径，就会造成反向的软击穿。硅表面的氧化层，也造成实际的有效面积减小，正向压降增大。硅表面有薄层SiO2是造成正、反向I - V特性不好，成品率低的主要原因。这样为了将硅表面的氧化层彻底清除，就要将硅样品抽到高真空后，在真空室内剥离掉2nm 4nm的表面层。并在露出新的硅表面后，尽快镀上金属膜，这才能保证金属和理想清洁的硅表面接触。为此专门制造了这类设备，带离子枪的电子束蒸发台和带反溅射的（射频）磁控溅射台。有了这两种设备中的一种，就能保证Si表面没有SiO2了。在真空中剥离掉2nm - 10nm的一层时，会造成表面层的损伤，希望热处理形成金属硅化物时，能将该损伤层消耗掉。如没有上述两种设备，只能采用特殊的清洗方法及选择对硅表面薄SiO2不太敏感的金属Pt、Ti等极少数的金属；或者清洗后立即进行金属的化学镀等等方法。较低势垒硅化物研究得较清楚的有：钼(Mo)、钛(Ti)、铬(Cr)、钽(Ta)、钴（Co）等高熔点金属。TiSi2是电阻率最低的金属硅化物，集成电路已有应用。TiSi2的工艺成熟。 TiSi2的致命弱点是在HF中的腐蚀速率特快，幸好SBD在做好TiSi2后的工序中可避免TiSi2与HF接触。CrSi2的工艺成熟，有生产的经验。MoSi2是国外普遍采用的高可靠的金属硅化物，分析的国外样品多数为MoSi2/Si接触，其势垒较低，电流密度较大，市场竞争力强。MoSi2的工艺难度较高，对设备的要求也较高。镀合金膜做金属硅化物的也有，例如PtNi、NiCr合金，其实质都是NiSi2,别的金属在其中有减少应力的作用或起到自对准的作用。2.欧姆接触金属化系统的选择。要生产功率SBD，金属化方面，首先要根据使用要求，选用势垒高度恰当的金属硅化物，制备稳定可靠的肖特基结；其次要同时考虑高可靠的欧姆接触。上表面金属化有Ag系统和Al系统。Ag系统需要Ni隔离，例如：Al/Ni/Ag,Al/Ti/Ni/Ag,Ti/Ni/Ag,Cr/Ni/Ag等，可避免钎焊时脱落。（例如：Ti/Ag、Ti/Mo/Ag、Ti/W/Ag等，因Ti、Mo、W的不可焊性，软钎焊时会脱落）；上电极不钎焊的，可用Ti/Ag. Al系统可以有多种选择：1）AI；2)Ti/Ni/Al；3）Ti/TiN/Al；4）TiW/Al；5）Ti/TiWN/Al 。TiW可以既当接触金属又当阻挡层金属，隔离Al、Au、Ag穿透效果好，可靠性高。TiN，TiWN隔离效果更好。上 电极也有用金(Au)电极的，如Ti/Ni/Au,Cr/Ni/Au,Ti/Pt/Au等，优点是不易氧化、化学稳定性好(耐腐蚀)，易焊接；缺点是成本高。上电极用Al/Ni/Ag有其优点，Al不和硅形成硅化物，可以隔断硅向上电极运动，提高可靠性。下电极有用金（或金砷合金、金锑合金），利用金硅共金进行硬钎焊。欧姆接触的比接触电阻应当重视，背面的比接触电阻c 受衬底电阻率B的影响很大。我用Ti接触，测量过nSi上的比接触电阻c 。 表一. 比接触电阻的测量结果样品B（cm）c （cm2）1#1.210 -31.410-72#5.910 -32.010-4 如果衬底用 5.910-3cm ，对于边长1mm的SBD（有效边长0.7mm），IF = 1A计算：VFRC=JFc (200A/cm2) 210-4cm2VFRC410-2V这样接触电阻产生附加的正向压降达到40mV以上；如果B再增大，接触电阻将更迅速地增大，这是不能容忍的。衬底掺As是必要的，B210-3 cm-3是必须的。许多高频器件，用掺锑（Sb）的衬底，背面要蒸发Au -Sb或Au-As合金。利用合金、再结晶使硅表面Sb或As掺杂浓度大大提高，从而降低了接触电阻。所以蒸发金銻合金或金砷合金是降低衬底接触电阻的好方法。 另外，上欧姆接触也应注意，金属硅化物上表面不能被氧化，否则也会引入大的接触电阻。溅射台要注意的问题：1）真空系统最好连续运行，有利维护、保养，不停电为好。2）Ar气减压阀不能用国产的，几乎100% 漏气。3）慎用粉末冶金的靶材，会掉粉末（这是向下溅射的缺点，侧向溅射就可避免此问题。）3.热处理。淀积后要进行热处理。热处理的温度多数在200-750，少数高于750。根据金属种类和二极管结构要求来确定。研究多采用快速热退火（减少杂质再分布），用Ar、N2或真空环境。管式炉用H2（30%）、N2（70%）混合气，Ar和N2都有，尽可能避免气氛参与反应（只有Pt处理的最后阶段，希望氧的参与是个例外），管式炉芯片升到设定温度需要一段时间，热处理时间一般为20 - 30。生产用管式炉为多。石英管要配石英大厢,防止热处理前、后芯片被氧化。目前许多退火温度远大于金属硅化物的形成温度，有些还是因为Si表面有薄SiO2 ，不得已而为之。如果确保Si表面无SiO2 ，退火温度略高于形成温度就可以了。表二 金属硅化物形成温度金属硅化物NiSiNiSi2TiSiTiSi2CrMoSi2形成温度（）350750750500650450525B （V）0.70.7/0.60.570.55五结构肖特基势垒结近似于理想的单边突变结，其击穿特性应该只取决于硅外延层的掺杂浓度和厚度；但其边缘处的耗尽层弯曲，存在一个高电场，产生低击穿。为降低或消除金属锐边效应，已经采取了多种方法，提出了许多器件结构。采取的结构有：扩散保护环、金属场板电极（金属覆盖在周边SiO2上）、双扩散保护环、金属保护环（环区采用高势垒金属）、高阻保护层等结构，扩散保护环结构最为实用，肖特基整流二极管用得最多的为扩散保护环结构。扩散保护环结构的横截面如图3。 图3. SBD扩散保护环结构横截面图其特点是工艺简单成熟，成品率高，有近理想的V-I 特性。其实质是一个环状的PN结二极管和SBD并联，利用PN结保护了SBD的边缘，防止了曲率击穿又减少了反向漏电流。PN结有电荷存贮效应，但IF的绝大部分通过肖特基结，反向恢复时间比普通PN结二极管短得多。对高频开关应用，还是足够用了。目前扩散保护环结构最现实，肖特基整流二极管都采用扩散保护环结构。扩散保护环结构是用一深扩散保护环将肖特基结包围起来，使肖特基结周边的耗尽层向着边缘电场减小的方向弯曲，将肖特基边缘过度到PN结边缘，反向击穿特性由PN结决定。（扩散保护环结构也是有缺点的，它的寄生电容大，反向恢复时间较长，微波器件不能采用。）六工艺途径肖特基整流二极管的工艺流程和平面二极管大同小异，除金属化较特殊外，其他基本相同。肖特基整流二极管的芯片工艺流程如下：1 外延2 氧化3 光刻14 离子注入+推进（或浓硼扩散）5 光刻26 势垒金属镀膜（溅射或蒸发）7 热处理（快速热处理或管式炉热处理）8 蒸发上电极金属9 光刻310 硅片背面减薄11 背面蒸发金属12 合金13 中测打点14 划片上述工艺流程列出了主要工艺，各工艺的准备工作（例如清洗）未列入。平面二极管工艺，内行人都会做，此不赘述。下面讲一些肖特基整流二极管的特殊之处：1外延材料：a)衬底:电阻率B 210-3cm, 掺砷（As），晶向111