影视原理实验指导书-学生版201211.doc

实验一 运算器组成实验一、实验目的1、学习数据信息的表示方法，熟练掌握几种四则运算方法。2、掌握运算器的工作原理及其组成结构，学习运算器的设计方法。3、熟悉简单运算的数据传送通路。4、验证运算器功能发生器(74LS181)的组合功能。二、实验设备TWL-PCC计算机组成原理教学实验系统一台，排线若干；PC微机一台（选配）。三、实验原理本实验中所用的运算器数据通路图如图1.1所示。本通路图中运算器单元由算术逻辑运算单元（ALU）、两个字长的工作暂存器TR1和TR2及一个8位的输出三态门组成。其中ALU是由两片74LS181以并-串型构成的8位字长的算术逻辑运算单元。两个芯片的控制端S3、S2、S1、S0、M相应的控制信号相互并到一起由排针引出至外部。74LS181的功能表见表1-1。参与运算的两数据暂存器TR1和TR2由锁存器74LS273来实现。当C_TR1或C_TR2为高电平时，此时来一个T4脉冲，内总线上的数据即被打入到相应的暂存器中。运算器的运算结果数据输出经过一个三态门（74LS245）连接到内总线上，此三态门输出由一个B_ALU控制信号控制，当B_ALU为低电平（0）时，运算器的运算结果输出至内总线上，而为高电平（1）时，则输出高阻态，不影响内总线上的其他数据。图1.1 运算器数据通路图 “输入设备单元”的8位数据开关经过一个三态门（74LS245）连接到内总线上，该三态门的输出由B_SW和RD控制信号相或得出，当或的结果为低电平（0）时，数据开关所置的数据输出至内总线上。“数据总线”单元上的总线数据显示灯已与内总线相连，用来显示内总线上的数据。运算器单元所须的T4脉冲信号连接至该单元的T4排针端。实验时，微动开关KK2的输出KK2+连接到该单元的T4排针端，按动一下微动开关，即可获得一个单脉冲信号。此实验中的其他S3、S2、S1、S0、M、CN、C_TR1、C_TR2、B_ALU、B_SW、RD等都为电平信号，将他们连接到“开关组单元”中的二进制数据开关上来模拟不同的电平状态。“开关组单元”的SW1-SW17为相互独立的二进制数据开关，开关向上时为0，开关向下时为1。表1.1 74LS181的逻辑功能表输入为A和B，输出为F，为正逻辑S3 S2 S1 S0M=0(算术运算)M=1(逻辑运算)Cn=1(无进位)Cn=0(有进位)0 0 0 0F=AF=A加1F=A0 0 0 1F=A+BF=(A+B)加1F=A+B0 0 1 0F=A+BF=(A+B)加1F=AB0 0 1 1F=0减1F=0F=00 1 0 0F=A加ABF=A加AB加1F=AB0 1 0 1F=AB加(A+B)F=AB加(A+B)加1F=B0 1 1 0F=A减B减1F=A减BF=AB0 1 1 1F=AB减1F=ABF=AB1 0 0 0F=A加ABF=A加AB加1F=A+B1 0 0 1F=A加BF=A加B加1F=AB 1 0 1 0F=AB加(A+B)F=AB加(A+B)加1F=B 1 0 1 1F=AB减1F=ABF=AB1 1 0 0F=A加AF=A加A加1F=11 1 0 1F=A加(A+B)F=A加(A+B)加1F=A+B1 1 1 0F=A加(A+B)F=A加(A+B)加1F=A+B1 1 1 1F=A减1F=AF=A当向TR1或TR2工作暂存器打入数据时，数据开关三态门打开，这时应保证运算器输出三态门关闭；同样，当运算器输出结果至总线时也应保证数据输入三态门是在关闭状态。本TWL-PCC计算机组成原理实验系统中的所有LED指示灯均为亮时所示状态为高电平（1），灯不亮时所示其状态为低电平（0）。四、实验步骤1、连接实验线路。参考实验连线图见图1.2。仔细检查无误后，接通电源。图1.2 运算器组成实验接线图2、先置相关的控制信号为初始态，即使运算器和输入设备的输出都为高阻态（B_ALU=1、B_SW=1）,“输入设备单元”中的RD信号可以一直为低电平（RD=0）,暂存器TR1和TR2的门控信号都为低电平（C_TR1=0、C_TR2=0）。3、通过“输入设备单元”的数据开关向暂存器TR1中置数。 拨动8位数据开关形成一个8位二进制数。（如01100010）。 数据开关上的数据输出至总线（B_SW=0）,打开暂存器TR1的门控信号（C_TR1=1）。 按动微动开关KK2，产生一个T4脉冲，将数据开关上的数据（01100010）打入到TR1中。然后关掉暂存器TR1的门控信号（C_TR1=0）。4、通过“输入设备单元”的数据开关向暂存器TR2中置数。 拨动8位数据开关形成一个8位二进制数。（如10101101）。 数据开关上的数据输出至总线（B_SW=0）,打开暂存器TR2的门控信号（C_TR2=1）。 按动微动开关KK2，产生一个T4脉冲，将数据开关上的数据（10101101）打入到TR2中。然后关掉暂存器TR2的门控信号（C_TR2=0）。5、关掉数据开关的输出三态门（B_SW=1），打开运算器的数据输出三态门（B_ALU=0）,使运算器输出至总线上。此时，改变运算器的控制信号S3、S2、S1、S0、M及CN的状态，就可获得不同的运算结果。参照表1.1其逻辑功能表。如：先检验TR1和TR2中打入的数是否正确，可将S3、S2、S1、S0及M分别置为1、1、1、1、1时总线上显示的为TR1中的数；置成1、0、1、0、1时则显示的为TR2中的数。五、实验要求1、做好预习，掌握ALU的功能特性，并熟悉本实验中所用的控制开关的作用和使用方法。2、置数TR1=62H，TR2=ADH，改变运算器的功能设置，观察运算器的输出，记录到下表1.2中，并进行理论分析，得出实验结论。表1.2DR1DR2S3S2S1S0M=0（算术运算）M=1（逻辑运算）Cn=1无进位Cn=0有进位理论值实验值理论值实验值理论值实验值62HADH0 0 0 0F=62HF=F=63HF=F=9DHF=62HADH0 0 0 1F=EFHF=F=F0HF=F=10HF=62HADH0 0 1 0F=72HF=F=73HF=F=8DHF=62HADH0 0 1 1F=FFHF=F=00HF=F=00HF=62HADH0 1 0 0F=A4HF=F=A5HF=F=DFHF=62HADH0 1 0 1F=31HF=F=32HF=F=52HF=62HADH0 1 1 0F=B4HF=F=B5HF=F=CFHF=62HADH0 1 1 1F=41HF=F=42HF=F=42HF=62HADH1 0 0 0F=82HF=F=83HF=F=BDHF=62HADH1 0 0 1F=0FHF=F=10HF=F=30HF=62HADH1 0 1 0F=92HF=F=93HF=F=ADHF=62HADH1 0 1 1F=1FHF=F=20HF=F=20HF=62HADH1 1 0 0F=C4HF=F=C5HF=F=FFHF=62HADH1 1 0 1F=51HF=F=52HF=F=72HF=62HADH1 1 1 0F=D4HF=F=D5HF=F=EFHF=62HADH1 1 1 1F=61HF=F=62HF=F=62HF=实验二 静态存储器实验一、实验目的 1、掌握静态随机存储器RAM的工作特性及使用方法。2、了解半导体存储器存储和读出数据的方法。二、实验设备TWL-PCC计算机组成原理教学实验系统一台，排线若干；PC微机一台（选配）。三、实验原理 SRAM通路图见图2.1，由一片6116构成，其容量为20488位。6116的A10-A8脚接地，只有A7-A0地址使用，实际使用存储容量为256字节。存储器的地址线A7-A0、数据线D7-D0、控制线片选线CS、写线WE及输出使能线OE均由排针引出，供用户接线。6116功能表见表2.1所示。表2.1 6116功能表状态CSOEWED7D0未选中1XX高阻抗禁止011高阻抗读出001数据读出写入010数据写入写入000数据写入存储器的地址由“地址寄存器单元”给出。地址寄存器的输入和存储器的数据都接到内总线上，由“输入设备单元”的数据开关经三态门连接到总线上分时给出地址和数据。地址寄存器的打入时钟是由C_AR和T3脉冲相与得到。图2.1 静态存储器通路图四、实验步骤 1、连接实验线路。参考实验连线图如图2.2所示。仔细检查无误后，接通电源。2、连续写存储器。给00H、01H、02H、03H、04H地址单元分别写入数据AAH、BBH、CCH、DDH、EEH。 写地址。关存储器的片选线（CS=1），CLR=1,WE=1、OE=1，打开数据开关的输出三态门（B_SW=0、RD=0）,此时数据开关中的数输出占领总线，将数据开关的数置为00H（00000000），打开地址寄存器打入门控信号（C_AR=1），然后按动微动开关KK2产生T3脉冲，即将00H打入到地址寄存器中，同时地址总线指示灯显示。 写数据。关掉地址寄存器的门控信号（C_AR=0）,将数据开关置为AAH（10101010），打开存储器的片选线（CS=0），将写线WE进行101操作，此时数据开关中的数AAH以被写到存储器的00H地址单元中。 重复，分别在01H、02H、O3H、O4H地址单元中写入数据BBH、CCH、DDH、EEH。3、连续读存储器。将存储器00H、01H、02H、03H、04H地址单元中的数分别读出，观察读出的结果与写入结果是否一致。 写地址。CS=1，CLR=1,WE=1、OE=1，打开数据开关的三态门（B_SW=0、RD=0）,此时数据开关中的数输出占领总线，将数据开关的数置为00H（00000000），打开地址寄存器打入门控信号（C_AR=1），然后按动微动开关KK2产生T3脉冲，即将00H打入到地址寄存器中，同时地址总线指示灯显示。 读数据。B_SW=1, CS=0，置读线有效OE=0，总线显示的即为从存储器00H地址单元读出的数据AAH。 重复，分别读出01H、02H、O3H、O4H地址单元中的数据，观察与写入的数据是否一致。图2.2 静态存储器实验接线图4完成下表数据输入数据输出00H0000 00001111 1111FFH01H0000 00011111 1110FEH02H0000 00101111 1101FDH03H0000 00111111 1100FCH04H0000 01001111 1011FBH05H0000 01011111 1010FAH06H0000 01101111 1001F9H07H0000 01111111 1000F8H08H0000 10001111 0111F7H09H0000 10011111 0110F6H0AH0000 10101111 0101F5H0BH0000 10111111 0100F4H0CH0000 11001111 0011F3H0DH0000 11011111 0010F2H0EH0000 11101111 0001F1H0FH0000 11111111 0000F0H实验三 总线及数据通路组成实验一、实验目的1、理解总线的概念、作用和特性。2、掌握用总线控制数据传送的方法。3、进一步熟悉教学计算机的数据通路。4、掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法。5、锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。二、实验设备TWL-PCC计算机组成原理教学实验系统一台，排线若干；PC微机一台（选配）。三、实验原理总线用来连接各个功能部件，本实验的数据通路图如图4.1。各个部件都有自己的输入输出控制信号。各个部件的控制信号都需要是连接到“开关组单元”的各个独立的二进制开关上来手动控制。连接到总线上的地址寄存器只有输入线，其输出直接连接到存储器的地址，用于锁存需读写的存储器的地址。本实验中时序信号用到了T3和T4信号，可将“信号源单元”的时钟输出SY接到“时序发生器单元”的上，将OT3和OT4分别连接到“总线单元”中相应的T3和T4端上，二进制开关拨至“单步”状态，然后每按动一次启动键START，就会顺序产生一个T3、T4时序信号。根据挂接在总线上的几个部件，设定实验要求：将存储器10H地址存入数据93H，然后将存储器10H地址单元中存储的数据送输出单元显示，同时也存入到R0寄存器中。图3.1 总线实验数据通路图四、实验步骤 1本实验有两种连线方式：各个单元的控制信号分别由不同的开关独立控制，连线参考图见图4.2。同后边模型机实验相同，存储器、I/O设备有各自的片选线，但是共用一根读线和一根写线。2、由于有不同的连线图就有不同的执行流程，按照第一种连线方式，完成实验任务须有以下几步操作： 数据输入开关置10H打入到地址寄存器。 数据输入开关置数据93H打入到存储器。 存储器输出数据到输出设备同时打入到R0寄存器。 3、连接实验线路。参考实验连线图如图4.2所示。仔细检查无误后，接通电源。4、置所有控制信号为初始态：输入设备（B_SW=0,RD=0）、地址寄存器（C_AR=0）、存储器（CS=1、OE=1、WE=1