数字电子技术基础试卷.doc

一、 选择、填空及简答题：（每小题2分，共30分）1、与十进制数69相应的二进制数是（ 3 ）。1101001 1010110 1000101 10110012、余三BCD码（100010010111）余三对应的十进制数为（ 4 ） 897 894 594 5643、硅二极管的钳位电压为（ 3 ）0.4V 0.2V 0.7V 0.3V4、组合逻辑电路通常由_1_组合而成。 门电路 触发器 计数器 寄存器5、在下列逻辑电路中，不是组合逻辑电路的有_4_。 译码器 编码器 全加器 寄存器 6、2 m (0,2,4)m (3,5,7)m (1,3,5)m (4,5,7)7、Gray码的特点是，相邻码组中有（ 3 ）位码相异。 三位 四位 一位 二位8、和相等的逻辑式是（ 1 ）。 9、T触发器的次态方程为（ 2 ） Qn+1=Tn+Qn Qn+1=TnQn Qn+1=Tn+Qn Qn+1=Tn10、时序电路的一般结构由组合逻辑电路和（ 3 ）构成， 全加器 译码器 存贮电路 选择电路11、由两个与非门构成的基本RS触发器的特征方程 是Qn1 = S+RQn ，约束方程是 SR=0 。 12、同步时序电路和异步时序电路比较，其差异在于后者 在某一时刻的输出信号不仅与当时的输入信号有关,而且与电路原来的状态有关. 。13、某一模拟信号中含有最高频率为5kHz的信号，要将该信号转换成数字信号,采样信号频率的最小值为（ 10kHz ）。14、将每一片存储容量为84的ROM扩展成存储容量为644ROM阵列，扩展后的地址码是（ 6 ）位的二进制数15可编程逻辑器件的英文缩写字母是 PLD GAL是指 通用阵列逻辑 。二、化简题：(每小题10分，共20分)1、用代数法化简函数，求其最简与或表达式2、 卡诺图化简函数F（A,B,C,D）=m(1,2,6,9,10,13,14)+d(5,7,15),并写出其最简与或式。三、分析、设计题：（每小题10分，共20分）1、 写出下图输出F的函数表达式并化简，说明其功能。（10%）2、分析下图所示电路的逻辑功能，检查电路能否自启动。 四、设计题（每小题15分，共30分）1、设计一个举重裁判表决器。设举重比赛有三个裁判，一个主裁判和二个副裁判。杠铃完全举上的裁决由每一裁判按一下自己面前的按钮来确定。只有当两个以上裁判（其中必须有主裁判）判明成功时，表示“成功”的灯才亮。试列出此逻辑问题的真值表。列出函数表达式，画出逻辑电路图。(见课本73页)（10%）2、设计一个可变进制的同步计数器。它有一个控制端M:当M=0时，实现七进制计数器；M1时，实现五进制计数器。一、选择题：（从每小题的四个备选答案中，选出一个正确答案，每小题2分，共30分）=111、右图所示的电路，输出F的状态是（4 ） A A102、硅二极管的钳位电压为（ 3 ）0.1V 0.2V 0.7V 0.3V3、N沟道增强型MOS三极管导通时，栅极电压VGS为（ 1 ）VGSVT VGSVT VGS=0 VGS04、在功能相同时，下列四种电路中，功耗最小的是（ 4 ） TTL ECL NMOS CMOS5、和二进制数（10110）2等值的十进制数是（ 3 ）11 19 22 246、4A C 1 07、与十进制数69相应的二进制数是（ 3 ）。1101001 1010110 1000101 10110018、2 m (0,2,4)m (3,5,7)m (1,3,5)m (4,5,7)9、符合“或”逻辑关系的表达方式是（ 3 ） 1+1=2 1+1=10 1+1=1 1+1=1110、（A+B）（A+C）=（ 3 ）A+B A+C A+BC B+C11、下列电路中，其中属于模拟电路的是（ 4 ） 单稳态触发器 寄存器 译码器 直接耦合放大器12、下列电路中，其中属于组合逻辑电路的是（ 2 ） 计数器 译码器 寄存器 振荡器13、下列电路中，其中属于时序逻辑电路的是（ 4 ） 数据选择器 全加器 半加器 移位寄存器14、JK触发器在同步工作时，若现态Qn=0，要求达到次态Qn+1=1，则应使JK=（ 3 ）00 01 1X X115、八路数据选择器如图所示，该电路实现的逻辑函数是F=_3_。AB+AB AB+B AB A+B二、化简题（每小题10分，共20分）1、用代数法化简逻辑函数：2、用卡诺图化简下列具有约束条件的逻辑函数： ，约束条件：AD+BC=0三、分析题（每小题10分，共20分）1、分析图所示电路的逻辑功能。2、下图为由异步清零、同步置数的同步四位二进制加法计数器74161的功能真值表及构成计数器的电路，设初态为QDQCQBQA=0000，试画出其状态转换图（QDQCQBQA），说明是几进制计数器。（10%） 输 入 输 出CpCrLDPTABCDQAQBQCQD0000010ABCDABCD110 保 持110 保 持1111 计 数四、设计题（每小题15分，共30分）1、 用JK触发器设计一个7进制同步加计数器，要求电路能够自启动。2、用与非门设计一个组合电路，用来检测并行输入的四位二进制数B8B4B2B1，当其值大于或等于5时，输出F=1，反之F=0。输入端只有原变量可用。画出逻辑电路图一、 选择题：（从每小题的四个备选答案中，选出一个正确答案，每小题2分，共30分）1、余三BCD码（100010010111）余三对应的十进制数为（ 2 ） 897 894 594 5642、Gray码的特点是，相邻码组中有（ 3 ）位码相异。 三位 四位 一位 二位3、和相等的逻辑式是（ 1 ）。 4、下列各项中，施密特触发器不具备的是（ 4 ） 具有两个稳态 有回差电压 电平触发 4 两状态可以自动转换 5、符合“或”逻辑关系的表达方式是（ 3 ） 1+1=2 1+1=10 1+1=1 1+1=116、欲对98个信息以二进制代码编码表示，则最少需（ 3 ）位二进制码。 4 7 10 987、与十进制数69相应的二进制数是（ 3 ）。1101001 1010110 1000101 1011001 8、如图所示的电路能实现的逻辑功能是（ ） 9、（A+B）（A+C）=（ 3 ）A+B A+C A+BC B+C10、一个具有n位地址输入，m位地址输出的ROM，其存贮容量为（ 2 ） nm 2nm 2mn 2m11、下列电路中，其中属于模拟电路的是（ 4 ） 单稳态触发器 寄存器 译码器 直接耦合放大器 12、在n个变量的卡诺图中，若化简时某个卡诺圈包含了2m个“1”方块则必消去（ 4 ）变量。 n个 m-1个 2n个 m个13、设计一个十进制计数器，最少需要计数器的个数是（ 2 ） 2个 4个 10个 210个 14、Moore(莫尔)型时序电路的输出（ 1 ）。 仅与当前的输入有关仅同当前状态有关节 和二者都无关 和二者都有关15、时序电路的一般结构由组合逻辑电路和（ 3 ）构成， 全加器 译码器 存贮电路 数据选择电路二、画波形图（每小题5分，共10分） 1、在下图中，已知CP 波形，画出对应Q端和端的波形。2、下图中，对应CP和A的波形，画出输出Q的波形。（设触发器初态为0）三、分析题（第一小题10分，共30分）1、 已有逻辑电路如图1所示，请写出输出Z的函数表达式，并画出其对应的真值表。2、分析下图所示电路是多少进制的计数器？3、设图(b)所示为4选1多路选择器，其中A2A1为选择输入端（地址输入端，A2为高位），D0、D1、D2、D3为数据输入端，试写出图(b)所示电路的表达式。（7分）四、设计题（每小题15分，共30分）1、设计一个多数表决器。要求A、B、C三人中只要