南大17级数电考试(A卷).doc_第1页
南大17级数电考试(A卷).doc_第2页
南大17级数电考试(A卷).doc_第3页
南大17级数电考试(A卷).doc_第4页
南大17级数电考试(A卷).doc_第5页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

A卷 20182019学年第 一 学期南京大学 电子科学与工程系 全日制统招本科生 数字系统I 期末考试试卷 闭卷任课教师姓名: 沙金 考试时间: 2019.1.8 考生年级 考生专业 考生学号 考生姓名 题号一二三四五六总分得分本题得分一、(18分) 1)试仅用与非门画出SR锁存器的结构。2)在上题的基础上,试用与非门和非门画出clk上升沿触发的D触发器结构。3)请用Verilog HDL代码描述2)中实现的D触发器。(行为描述即可)本题得分二、(20分)1)采用D触发器设计并实现一个同步计数器, 使之能够对输入 w 的脉冲进行计数,输出计数序列 z 为 2,0,1, 2,0,1, 2,0,1, 。(需说明状态转移,画电路图。不写Verilog)2)你的设计是mealy型还是moore型的?3)假设触发器时序参数为tsu=0.6ns, th=0.4ns, tcq=1ns, 组合逻辑每个逻辑门的延迟是1ns,电路没有时钟偏差。请计算此电路工作的最大频率。本题得分三、(16分)试用Verilog语言设计如下功能的同步时序电路:序列w为单比特串行输入,在探测到w的值为1001或1111时,在下个时钟周期产生输出z=1,否则z=0。本题得分四、(16分)分析两段代码:1、Module example (x1, x2, x3, x4, Clock, a, b, c)input x1, x2, x3, x4, Clock;output reg a, b, c;always (posedge Clock)begina = x1 & x2;b = a | x3;c = b & x4;endendmodule1)这是什么类型的赋值方式?2)请画出以上代码所描述的电路图。3) 如果把“=”都变为“=”,请画出新电路图。2、always(A)beginf = A0 & A1;for (k=2; kn-1; k=k+1)f=f|(Ak & Ak-1);end这段代码产生的是组合逻辑还是时序逻辑?产生的f逻辑是什么?(f=?)本题得分五、(15分)分析下图所示电路,1)简述两个555定时器的工作原理。2)若要求扬声器在开关S按下后,以的频率持续响10s,试确定图中和的取值。(注:图中是利用开关S产生一负的窄脉冲。)本题得分六、(15分)在图中所示的D/A转换电路中,试求: (1)1LSB所产生的输出电压增量是多少?(2)输入为时的输出电压是多少?输入为时的输出电压

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论