第5章 中央处理器.doc

第5章 中央处理器5.1 学习要求中央处理器（CPU）是整个计算机的核心，它包括运算器和控制器。本章着重讨论CPU的功能和组成，控制器的工作原理和实现方法，微程序控制原理，基本控制单元的设计以及先进的流水线技术和RISC技术。 CPU的功能和主要寄存器 控制器的基本组成 时序系统中指令周期、机器周期的概念 指令执行的基本过程 微程序控制的基本概念 微指令编码法特点 微程序控制器的组成和工作过程 硬连线控制器工作原理 微程序入口地址和后继微地址的形成 控制单元的设计 流水线技术和RISC技术5.2典型例题解析1请在括号内填入适当答案。在CPU中： 保存当前正在执行的指令的寄存器是 ， 保存当前正在执行的指令地址的寄存器是 ； 算术逻辑运算结果通常放在 和 。答： IR; AR; AC和PSW2假设主脉冲源频率为10MHz，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。解：3如果在一个CPU周期中要产生3个节拍脉冲；Tl200ns，T2=400ns，T3=200ns，试画出时序产生器逻辑图。 解： 4假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所以总微指令条数为80(4-1)+1=241条微指令，每条微指令32位，所以控存容量大约为24132位。5某ALU器件是用模式控制码M S3 S2 S1 C来控制执行不同的算术运算和逻辑操作。下表列出各条指令所要求的模式控制码，其中y为二进制变量，为0或l任选。试以指令码(A，B，H，D，E，F，G)为输入变量，写出控制参数M，S3，S2，Sl，C的逻辑表达式。指令码MS3S2S1CA，BH，DEFG0000101010111111001101YY解：由表可列如下逻辑方程M=GS3=H+D+FS2=A+B+D+H+E+F+GS1=A+B+F+GC=H+D+Ey+Ey由以上逻辑方程即可画出逻辑电路图6某机有8条微指令I1I8，每条微指令所包含的微命令控制信号如下表所示。aj分别对应10种不同性质的微命令信号。假设一条微指令的控制字段仅限为8位，请安排微指令的控制字段格式。解：为了压缩控制字段的长度，必须设法把一个微指令周期中的互斥性微命令组合在一个小组中，进行分组译码。经分析，(e,f,h)和(b,i,j)、或(d,i,j)和(e,f,h)均是不可能同时出现的互斥信号，所以可将其通过2:4译码后输出三个微命令信号(00不用)，而其余四个微命令信号用直接表示方式。因此可用以下两种形式安排控制字段格式。7微地址转移逻辑表达式如下：A8 = P1IR6T4A7 = P1IR5T4A6 = P2CT4其中A8A6为微地址寄存器相应位，P1和P2为判别标志，C为进位标志，IR5和IR6为指令寄存器的相应位，T4为时钟周期信号。说明上述逻辑表达式的含义，画出微地址转移逻辑图。解：A8 = P1IR6T4 表示微地址的第8位在P1有效时，用IR6设置A7 = P1IR5T4 表示微地址的第7位在P1有效时，用IR5设置A6 = P2CT4 表示微地址的第6位在P2有效时，用进位标志C设置地址转移逻辑图如下：8某计算机有如下部件，ALU，移位器，主存M，主存数据寄存器MDR，主存地址寄存器MAR，指令寄存器IR,通用寄存器R0一R7，暂存器C和D。 请将各逻辑部件组成一个数据通路，并标明数据流动方向。 画出“ADD (R1)，(R2)+”指令的指令周期流程图，指令的含义与PDP11相同。解： 将C，D两个暂存器直接接到ALU的A，B两个输入端上。与此同时，除C，D外，其余7个寄存器都双向接到单总线上。 9已知某机采用微程序控制方式，控存容量为5128位。微程序可在整个控存中实现转移，控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式。请问； 微指令的三个字段分别应为多少位? 画出对应这种微指令格式的微程序控制器逻辑框图。答： 假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位。下地址字段为9位，因为控存容量为512单元。微命令字段则是（48-4-9）=35位。 对应上述微指令格式的微程序控制器逻辑框图如图所示。其中微地址寄存器对应下地址字，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志（某一位为1），其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。就是说，此处微指令的后继地址采用断定方式。10今有4级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作。今假设完成各步 操作的时间依次为100ns，100ns，80ns，50ns。请问； 流水线的操作周期应设计为多少? 若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第2条指令要推迟多少时间进行? 如果在硬件设计上加以改进，至少需推迟多少时间?答： 流水操作周期为max(100,100,80,50)=100ns 200ns 100ns11指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回寄存器堆(WB)五个过程段，共有20条指令连续输入此流水线。 画出流水处理的时空图，假设时钟周期为100ns。 求流水线的实际吞吐率(单位时间里执行完毕的指令数)。 求流水线的加速比。解： 若流水操作周期为100ns,可画时空图如下 流水线的实际吞吐量：20条指令/2400ns =833.33万条指令/秒 流水线的加速比为 ： 设流水线操作周期为, 则n指令串行经过k个过程段的时间为nK ； 而n条指令经过可并行的k段流水线时所需的时间为k+n； 故加速比为： lim (nk)/K+(n-1)=k n 20条指令经过5个过程段的加速比为： 205100/(5+19)100)=4.1712用时空图法证明流水计算机比非流水计算机具有更高的吞吐率。解：如上两图所示，执行相同的指令，在8个单位时间内，流水计算机完成5条指令，而非流水计算机只完成2条，显然，流水计算机比非流水计算机有更高的吞吐量。13用定量描述法证明流水计算机比非流水计算机具有更高的吞吐率。解：证：设n条指令，K级流水，每次流水时间则用流水实现 Tp = K+(n-1) 非流水实现 Ts = Knn-时， n=1时， ， 则可见n1时TsTp，故流水线有更高吞吐量14判断以下三组指令中各存在哪种类型的数据相关? I1 LAD R1，A ; M(A)-R1,M(A)是存储器单元 I2 ADD R2，Rl ; (R2)+(R1)-R2 I1 ADD R3，R4 ; (R3)+(R4)-R3 I2 MUL R4，R5 ; (R4)(R5)-R4 I1 LAD R6，B ; M(B)- R6,M(B)是存储器单元 I2 MUL R6，R7 ; (R6)(R7)-R6解： 写后读 RAW 读后写 WAR 写后写 WAW15参考图542所示的超标量流水线结构模型，现有如下6条指令序列： 11 LAD R1，B ; M(B)一R1，M(B)是存储器单元 12 SUB R2，Rl ; (R2)-(R1)-R2 I3 MUL R3，R4 ; (R3)(R4)-R3 I4 ADD R4，R5 ; (R4)+(R5)-R4 I5 1AD R6，A ; M(A)-R6，M(A)是存储器单元 I6 ADD R6，R7 ; (R6)+(R7)-R6 请画出：按序发射按序完成各段推进情况图。 按序发射按序完成的流水线时空图。解： 5.3同步测试习题5.3.1判断题1一个指令周期由若干个机器周期组成。2非访内指令不需从内存中取操作数，也不需将目的操作数存放到内存，因此这类指令的执行不需地址寄存器参与。3组合逻辑控制器比微程序控制器的速度快。4流水线中的相关问题是指在一段程序的相邻指令之间存在某种信赖关系，这种关系影响指令的执行。5微程序控制控制方式与硬布线控制方式相比，最大的优点是提高了指令的执行速度。6微程序控制器中的控制存储器可用PROM、EPROM实现。7指令周期是指CPU从主存取出一条指令开始到执行这条指令完成所需的时间。8控制存储器是用来存放微程序的存储器，它比主存储器速度快。9机器的主频最快，机器的速度就最快。5.3.2选择题1与微指令的执行周期对应的是 。A指令周期 B机器周期C节拍周期 D时钟周期2CPU组成中不包括 。A指令寄存器 B地址寄存器C指令译码器 D地址译码器3程序计数器PC在 中。A运算器 B控制器C存储器 DI/O接口4计算机主频的周期是指 。A指令周期 B时钟周期CCPU周期 D存取周期5CPU内通用寄存器的位数取决于 。A存储器容量 B机器字长C指令的长度 DCPU的管脚数6以硬布线方式构成的控制器也叫 。A组合逻辑型控制器 B微程序控制器C存储逻辑型控制器 D运算器7一个节拍脉冲持续的时间长短是 。A指令周期 B机器周期C时钟周期 D以上都不是8直接转移指令的功能是将指令中的地址代码送入 。A累加器 B地址寄存器CPC D存储器9状态寄存器用来存放 。A算术运算结果 B逻辑运算结果C运算类型 D算术、逻辑运算及测试指令的结果状态10微程序放在 中。A指令寄存器 BRAMC控制存储器 D内存11某寄存器中的值有时是地址，这只有计算机的 才能识别它。A译码器 B判断程序C指令 D时序信号12微程序控制器中,机器指令与微指令的关系是_。 A. 每一条机器指令由一条微指令执行 B. 每一条机器指令由一段用微指令编成的微程序来解释执行 C. 一段机器指令组成的程序可由一条微指令来执行D. 一条微指令由若干条机器指令组成13在高速计算机中，广泛采用流水线技术。例如，可以将指令执行分成取指令、分析指令和执行指令3个阶段，不同指令的不同阶段可以 执行；各阶段的执行时间最好 ；否则在流水线运行时，每个阶段的执行时间应取 。可供选择的答案： A.顺序 B.重叠 C.循环 D.并行 A.为0 B.为1个周期 C.相等 D.不等 A. 3个阶段执行时间之和 B. 3个阶段执行时间的平均值C. 3个阶段执行时间的最小值 D. 3个阶段执行时间的最大值 14微指令格式分成水平型和垂直型，前者的位数 ，用它编写的微程序 ，执行时间 D 。 A较少 B较多C较长 D较短15异步控制常作为 的主要控制方式。 A. 单总线计算机结构计算机中访问主存和外部设备时 B. 微型机的CPU控制中 C组合逻辑的CPU控制中D. 微程序控制器中5.3.3填空题1目前的CPU包括 ， 和一级CACHE三部分。2CPU中保存当前正在执行的指令的寄存器为 ，保存下一条指令地址的寄存器为 。3CPU从主存取出一条指令并执行该指令的时间叫 ，它常用若干个 来表示，而后者又包含若干个 。4在程序执行过程中，控制器控制计算机的运行总是处于 、分析指令和 的循环之中。5控制器发出的控制信号是空间因素和时间因素的函数，前者是指出操作在什么条件下进行，后者是指出操作在什么时刻进行。6微程序入口地址是 根据指令的 产生的。7微程序控制器的核心部件是 ，它一般用 构成。8微指令执行时，产生后继微地址的方法主要有 、 等。9任何指令的第一个周期所完成的操作一定是 。10一条机器指令的执行可与一段微指令构成的 相对应，微指令可由一系列 组成。11微程序设计技术是利用 方法设计 的一门技术。12在同一微周期中 的微命令叫互斥的微命令；在同一微周期中 的微命令叫相容的微命令。显然， 不能放在一起译码。1314158086CPU中，实现下面各功能有用哪些寄存器？ 表示运算结果是零的是 。 表示运算结果溢出的是 。 表示循环计数的是 。 做8位乘除法时用来保存被乘数和被除数的是 。 暂时存放参加ALU中运算的操作数和结果的是 。5.3.4应用分析题1有一主频为25 MHz的微处理器，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟脉冲组成。 假定存储器为“0等待”，请计算机器速度 (每秒钟执行的机器指令条数)。假如存储器速度较慢，每两个机器周期中有一个是访问存储器周期，需插入两个时钟的等待时间，请计算机器速度。2. 某机运算器数据通路如图5.1所示，ALU由74181组成，R0R3为通用寄存器，M1,M2，M3为三条总线。寄存器输出通过a,b,c,d或e,f,g.,h各三态门送到总线M1或M2上，总线M3上的数据可控制信号LDR0LDR3分别打入到R0R3中。移位门通过控制信号L,R,S,N实现左移，右移，直送，字节交换等动作。采用微程序控制器。 图5.1若用微指令对该运算器所要求的所有控制信号进行微指令编码格式设计，请给出各控制字段的编码表。3. CPU的结构如图5.2示，其中AC为累加器，AR为主存地址寄存器，DR为主存数据寄存器，DR(OP)为DR的操作码字段，DR(ADR)为DR的地址码字段，IR为指令寄存器，PC为程序计数器，M为主存储器，表(1)列出CPU控制信号，表(2)列出指令组助记符及其功能，并给出每条指令的操作码。请设计：（1）满足所给条件的微指令格式（直接控制法）。（2）设计表（2）中6条指令的微程序流程图，标明每条微指令在控存中的地址。 图5.2表 (1)表（2）4.现有四条机器指令，其操作码分别为MOV（OP）=00，ADD（OP）=01，C