bdm第二章 嵌入式处理器.doc

第二章 嵌入式处理器可编程逻辑器件与IP（Intellectual Property）核补充1EDA与可编程逻辑器件EDA是一种电子系统设计方法（EDA软件功能，EDA设计的目标电路）数字系统的硬件抽象ASIC设计流程（自上而下设计）流行的硬件描述语言（HDL）流行的可编程逻辑器件（PLD）AlteraXilinxLattice基于PLD的电子系统设计流程 2.系统及芯片（SOC）IP包含内容SOC与IP核标准化3IP核形态与优选原则形态（软核、固核、硬核）原则（可重复性，开发周期性）4IP核互联与片上总线（OCB）IP互联拓扑结构流行的片上总线标准结构示例 IBM的coreconnect Altera的Avalon ARM的AMBA5低功耗设计硬件低功耗设计软件低功耗设计2.1嵌入式处理器体系结构嵌入式处理器是嵌入式系统的硬件核心，内部含有嵌入式CPU、存储器以及不同用途的I/O控制器电路。其体系结构的不同直接影响着嵌入式系统开发工具的选择、应用程序的编写。了解嵌入式处理器内部体系结构对于开发、设计嵌入式系统是必要的。2.1.1嵌入式处理器体系结构目前嵌入式处理器的系统结构有CISC复杂指令集计算机（Complex Instruction Set Computer）与RISC精简指令集计算机（Reduced Instruction Set Computer）。1、CISC早期处理器的体系结构基本上是与当时的“小型机”一脉相承的。所谓“体系结构”是指程序员在为特定处理器编制程序时所看到的从而可以在程序中使用的资源及其相互间的关系，其中最重要的就是所提供的指令系统与寄存器组。早期计算机的CPU，包括早期处理器指令系统都是CISC的。CISC体系结构的处理器特点：是指其指令系统复杂，指令种类繁多，寻址方式灵活，指令功能强大。能够为典型的高级语言成分提供相应的指令，便于编写程序且程序的阅读性好，更重要的是，高级语言的编译过程也随之简化。随着技术的发展，CISC的缺陷逐步凸现出来了。为了提高运算速度，在处理器中采用了“预取指令”等“流水线操作”技术。由于CISC的复杂指令的存在使得各种指令的执行时间长短不一致，指令本身长度也不一致，从而导致流水线（特别是较长的流水线）常常不能被有效地充满，影响了运算速度。处理器的集成规模是受到半导体技术以及生产成本的限制，减小芯片的尺寸和降低功耗又是市场需要，也是电子设计追求的目标，这对于嵌入式系统更有着特殊的意义。由于CISC体系结构的处理器多数采用微程序技术设计指令系统，微程序ROM又是微处理器内部“占地”最大的部分，复杂指令又是其中“大户”。给芯片的微型化和低功耗的实现带了困难。随着计算机技术的发展而不断引入新的复杂的指令集，为支持这些新增的指令，计算机的体系结构越来越复杂，然而，在CISC指令集的各种指令中，复杂指令集使用频率却相差悬殊，大约有20的指令会反复使用，而其余80的指令不经常使用，显然，这种体系结构有它的不合理之处。2、RISC基于CISC上述的缺陷，“简约(精简)指令计算机”，即RISC（Reduced Instruction Set Computer）的概念与技术便应运而生。这方面的研究最初由IBM公司开始，后来加州大学伯克利分校（1979年）以及斯坦福大学的研究人员也基本上各自独立进行了研究（其中IBM的John Cocke因为在这方面的贡献而荣获1987年的图灵奖）并各自取得了丰硕的成果。这些成果后来发展成为PowerPC、SPARC、以及MIPS等几种最主要的RISC体系结构。与RISC相对应的、传统的体系结构便成了“复杂指令集计算机”即CISC（Complex Instruction Set Computer）。RISC系统结构具有的特点：l 采用固定长度的指令格式，指令规整、简单基本寻址方式有23种，指令系统小。l 使用单周期指令，便于流水线操作执行。l 大量使用寄存器（一般32个寄存器），数据处理指令只对寄存器进行操作，只有加载（LOAD）/存储（STORE）指令可以访问存储器，以提高指令执行效率。l RISC系统结构的处理器都采用流水线，都带有高速缓存（cache）。3、CISC与RISC的比较 与CISC系统结构相比，RISC系统结构确实有不少优点，特别是RISC处理器的电路简单、速度快、芯片面积小、开发周期短。但是也有缺点，那就是代码的密度不高，使得可执行程序的体积较大，其汇编代码的可读性较差。还有，在Intel的X86系列已经在CPU市场占统治地位的今天，不能与X86指令系统兼容，也给RISC的普及应用带来了不利的影响。由于RISC的优点，用于嵌入式系统的处理器大都是RISC系统结构的。但是并不是说CISC没有市场，Intel的X86系列证明了在CISC系统结构也可以成功地采用流水线，Motorola的68K系列也是成功的，因此，RISC和CISC各有优势。2.1.2嵌入式处理器存储体系结构嵌入式处理器的存储体系结构有冯诺依曼（普林斯顿）和哈佛体系结构。1、冯诺依曼体系结构 在计算机科学与技术的发展史上，冯诺依曼(Von Neuman)是作出重大贡献的科学家。计算机的的工作原理是“存储程序（数据），程序控制”，即冯.诺依曼原理。计算机的基本功能是数据计算，冯.诺依曼提出：程序只是一种（特殊的）数据，对于程序也可以像对数据一样加以处理，并且因而程序可以与数据存储在同一个存储器中，即冯.诺依曼存储体系结构。现代计算机，特别是通用计算机，基本上都采用冯.诺依曼结构，都只有一个统一的内存。冯诺依曼存储体系结构模型如图2.1所示。图2.1 冯诺依曼存储体系结构模型其指令的执行周期T1）取指令（Instruction Fetch）：TF2）指令译码（Instruction Decode）：TD3）执行指令（Instruction Execute）：TE4）存储（Storage）：TS每条指令的执行周期：T= TF+TD+TE+TS冯诺依曼体系结构的特点：l 数据与指令都存储在存储器中l 存储器采用统一编址l 被大多数计算机所采用l ARM7冯诺依曼体系结构2、哈佛体系结构 在一些输入/输出特别繁忙。而且输入/输出数据量特别大的系统中，冯诺依曼体系结构却成了问题，虽然DMA是一种提高输入/输出效率的有效方法，但是，对于一个统一的存储器，采用了流水线技术，使得CPU和DMA对内存的访问互相排斥，所以CPU在整个DMA期间既不能访问内存中的数据，也不能从内存中取指令。这种导致CPU停下来问题称之为“冯诺依曼体系结构瓶颈”。 于是，在嵌入式系统中，采用了将程序和数据分别存放在两个独立存储器、两套总线的体系结构，称之为哈佛体系结构(Harvard Architecture)。在哈佛结构中，即使数据总线（数据内存）被占用，CPU也能继续从程序存储器中取指令并加以执行，这样就在CPU的操作与外设的DMA操作之间引入了某种并行度，从而可以提高系统的效率。数据通道指令寄存器控制器输入输出中央处理器程序存储器指令0指令1指令2数据存储器数据0数据1数据2地址指令地址数据图2.2 哈佛体系结构存储体系结构模型哈佛体系结构的特点：l 程序存储器与数据存储器分开l 提供了较大的数据存储器带宽l 适合于数字信号处理l 大多数DSP都是哈佛结构l ARM9是哈佛结构实际上是内部数据总线分为数据总线和指令总线 2.2 ARM系列处理器市场主流嵌入式处理器上有ARM系列，Power pc系列，MIPS（无内部互锁流水级的微处理器，Microprocessor without interlocked piped stages)系列等。下面主要介绍ARM系列处理器及其特点。内容主要包括：ARM技术的应用领域及特点，ARM微处理器系列，ARM微处理器的工作状态，ARM处理器模式，ARM微处理器的存储器格式，ARM处理器寄存器组织，异常（Exceptions）。2.2.1 ARM技术的应用领域及特点1、ARMAdvanced RISC Machines q ARM是英国先进RISC机器公司（Advanced RISC Machines ARM）的缩写。ARM（Advanced RISC Machines），既可以认为是一个公司的名字，也可以认为是对一类微处理器的通称，还可以认为是一种技术的名字。1991年ARM公司成立于英国剑桥，主要出售芯片设计技术（IP核）的授权。q 世界各大半导体生产商从ARM公司购买其设计的ARM微处理器IP核，根据各自不同的应用领域，加入适当的外围电路，从而形成自己的ARM微处理器芯片进入市场。（如三星3C44B0X,3C4510,3C2410；台湾Cirrus_EP73XX和EP93XX系列等）。q 基于ARM技术的微处理器应用约占据了32位RISC微处理器75以上的市场份额，ARM技术正在逐步渗入到我们生活的各个方面。q 我国的中兴集成电路、大唐电讯、中芯国际和上海华虹，以及国外的一些公司如德州仪器、意法半导体、Philips、Intel、Samsung、ATMEL等都推出了自己设计的基于ARM核的处理器。2、ARM微处理器的应用领域 到目前为止，ARM微处理器及技术的应用已经广泛深入到国民经济的各个领域以及工业控制领域：作为32位的RISC架构，基于ARM核的微控制器芯片不但占据了高端微控制器市场的大部分市场份额，同时也逐渐向低端微控制器应用领域扩展，ARM微控制器的低功耗、高性价比，向传统的8位/16位微控制器提出了挑战。q 网络应用：随着宽带技术的推广，采用ARM技术的ADSL（Asymmetrical Digital Subscriber Line）即非对称数字用户线路芯片正逐步获得竞争优势。此外，ARM在语音及视频处理上进行了优化，并获得广泛支持，也对DSP的应用领域提出了挑战。消费类电子产品：ARM技术在目前流行的数字音频播放器、数字机顶盒和游戏机中得到广泛采用。成像和安全产品：现在流行的数码相机和打印机中绝大部分采用ARM技术。手机中的32位SIM （Subscriber Identity Module）智能卡也采用了ARM技术。3、ARM微处理器的特点 低功耗、低成本、高性能ARM7: 在74MHz时典型功耗90mW在90MHz时典型功耗108 mW在待机状态时功耗小于0.3mW 采用RISC体系结构q采用RISC架构的ARM处理器一般具有如下特点：固定长度的指令格式，指令归整、简单、基本寻址方式有23种；使用单周期指令，便于流水线操作执行；大量使用寄存器，数据处理指令只对寄存器进行操作，只有加载/存储指令可以访问存储器，以提高指令的执行效率。qARM 处理器共有37个寄存器，被分为若干个组，这些寄存器包括：31个通用寄存器，包括程序计数器（PC 指针），均为32位的寄存器；6个状态寄存器，用以保存CPU的工作状态及程序的运行状态，均为32位。 高效的指令系统qARM微处理器支持两种指令集：ARM指令集和Thumb指令集。qARM指令为32位的长度，Thumb指令为16位长度。Thumb指令集为ARM指令集的功能子集，但与等价的ARM代码相比较，可节省3040以上的存储空间，同时具备32位代码的所有优点。可用加载/存储指令批量传输数据，以提高数据的传输效率。q可在一条数据处理指令中同时完成逻辑处理和移位处理。q在循环处理中使用地址的自动增减来提高运行效率。 其他技术q三/五/六级流水线除此以外，ARM体系结构还采用了一些特别的技术，在保证高性能的前提下尽量缩小芯片的面积，并降低功耗：q所有的指令都可根据前面的执行结果决定是否被执行，从而提高指令的执行效率。q 2.2.2 ARM微处理器系列 q ARM处理器体系结构的版本：有V1、V2、V3、V4、V5、V6、V7版本，其中V1、V2、V3、V4已被淘汰，目前常用的体系结构版本V5、V6和V7。版本的基本特点： 系列内核命名规则：补充ARM微处理器系列有ARM7、ARM9、ARM10、ARM11、ARM_Cortex、SecurCore、Intel的Xscale等系列。q 其中，ARM7、ARM9、ARM9E和ARM10为4个通用处理器系列，每一个系列提供一套相对独特的性能来满足不同应用领域的需求。SecurCore系列专门为安全要求较高的应用而设计。 1、ARM7系列微处理器 qARM7系列是为低功耗的32位RISC处理器，最适合用于对价位和功耗要求较高的消费类应用。（1）ARM7系列有如下特点：具有嵌入式ICERT（In-Circuit EmulatorReal Time）逻辑，方便于开发调试；极低的功耗，适合对功耗要求较高的应用，如便携式产品；能够提供0.9MIPS/MHz的三级流水线结构；代码密度高，并兼容16位的Thumb指令集；对操作系统的支持广泛，如Windows CE、Linux、Palm OS等；指令系统与ARM9系列、ARM9E系列和ARM10E系列兼容，便于用户的产品升级换代；主频最高可达130M，高速的运算处理能力能胜任绝大多数的复杂应用。（2）主要应用领域：工业控制、Internet设备、网络和调制解调器设备、移动电话等多种多媒体和嵌入式应用。qARM7系列微处理器包括如下几种类型的核：ARM7TDMI、ARM7TDMI-S、ARM720T、ARM7EJ。其中，ARM7TMDI是目前使用最广泛的32位嵌入式RISC处理器，属低端ARM处理器核。TDMI的基本含义为：T：支持16位压缩指令集Thumb；D：含有JTAG调试器，支持片上Debug(ICD)；M：内嵌硬件乘法器（Multiplier），提供长乘法指令，产生64位结果I：内嵌在线仿真ICE（In Circuit Emulation），支持片上断点和调试点；2、ARM9系列微处理器 （V4T）qARM9系列微处理器在高性能和低功耗特性方面提供最佳的表现。具有以下特点：5级整数流水线，指令执行效率更高。提供1.1MIPS/MHz的哈佛结构。支持32位ARM指令集和16位Thumb指令集。支持32位的高速AMBA(Advanced Microcontroller Bus Architecture)总线接口。全性能的MMU，支持Windows CE、Linux、Palm OS等多种主流嵌入式操作系统。MPU支持实时操作系统。支持数据Cache和指令Cache，具有更高的指令和数据处理能力。qARM9系列微处理器主要应用于无线设备、仪器仪表、安全系统、机顶盒、高端打印机、数字照相机和数字摄像机等。qARM9系列微处理器包含ARM920T、ARM922T和ARM940T三种类型，以适用于不同的应用场合。3、ARM9E微处理器系列（V5TE） qARM9E系列微处理器的主要特点如下：支持DSP指令集，适合于需要高速数字信号处理的场合。5级整数流水线，指令执行效率更高。支持32位ARM指令集和16位Thumb指令集。支持32位的高速AMBA总线接口。支持VFP9浮点处理协处理器。全性能的MMU，支持众多主流嵌入式操作系统。支持数据Cache和指令Cache，具有更高的处理能力。主频最高可达300M。qARM9E系列微处理器主要应用于下一代无线设备、数字消费品、成像设备、工业控制、存储设备和网络设备等领域。qARM9E系列微处理器包含ARM926EJ-S、ARM946E-S和ARM966E-S三种类型，以适用于不同的应用场合。4、ARM10E系列微处理器 （V5TE）qARM10E系列微处理器的主要特点如下：支持DSP指令集，适合于需要高速数字信号处理的场合。6级整数流水线，指令执行效率更高。支持32位ARM指令集和16位Thumb指令集。支持32位的高速AMBA总线接口。支持VFP10浮点处理协处理器。全性能的MMU，支持众多主流嵌入式操作系统。支持数据Cache和指令Cache，具有更高的处理能力主频最高可达400M。内嵌并行读/写操作部件。qARM10E系列微处理器主要应用于下一代无线设备、数字消费品、成像设备、工业控制、通信和信息系统等领域。qARM10E系列微处理器包含ARM1020E、ARM1022E和ARM1026EJ-S三种类型，以适用于不同的应用场合。5、SecurCore微处理器系列 qSecurCore系列微处理器除了具有ARM体系结构各种主要特点外，还在系统安全方面具有如下的特点：带有灵活的保护单元，确保操作系统和应用数据的安全。采用软内核技术，防止外部对其进行扫描探测。可集成用户自己的安全特性和其他协处理器。qSecurCore系列微处理器主要应用于一些对安全性要求较高的应用产品及应用系统，如电子商务、电子政务、电子银行业务、网络和认证系统等领域。qSecurCore系列微处理器包含SecurCore SC100、SecurCore SC110、SecurCore SC200和SecurCore SC210四种类型，以适用于不同的应用场合。6、StrongARM系列微处理器 （V4）q Intel Strong ARM 系列处理器是采用ARM体系结构高度集成的32位RISC微处理器。它融合了Intel公司的设计和处理技术以及ARM体系结构的电源效率，采用在软件上兼容ARMv4体系结构、同时采用具有Intel技术优点的体系结构。qIntel Strong ARM处理器是便携式通讯产品和消费类电子产品的理想选择，已成功应用于多家公司的掌上电脑系列产品。SA-1100 、SA-1110、SA-1111、SA-1112处理器,主频达到206MHz。7、Xscale处理器 q Intel Xscale 系列处理器是基于ARMv5TE体系结构的解决方案，是一款全性能、高性价比、低功耗的处理器。它支持16位的Thumb指令和DSP指令集，已使用在数字移动电话、个人数字助理和网络产品等场合。qXscale PXA250、Xscale PXA260、Xscale PXA270 处理器是Intel目前主要推广的ARM微处理器，主频达600MHz。8、ARM11系列微处理器（V6）9、ARM_Cortex处理器（V7）2.3 ARM微处理器编程模型编程模型是指ARM处理器使用者从编制引导程序、系统初始化及配置程序的角度所看到的处理器的内部结构。2.3.1 ARM 微处理器的工作状态 从编程的角度看，ARM微处理器的工作状态一般有两种，并可在两种状态之间切换：ARM状态，此时处理器执行32位的字对齐的ARM指令；Thumb状态，此时处理器执行16位的、半字对齐的Thumb指令。1、ARM与Thumb指令qThumb是ARM体系结构的扩展，Thumb指令是ARM指令的子集，其代码密度高qThumb指令与ARM指令可以相互调用，只要遵循一定的调用规则（ATPCS）。qThumb指令与ARM指令的时间效率和空间效率比较如下:Thumb代码占用存储空间约为ARM代码的6070Thumb代码指令数比ARM代码多约3040在存储器为32位时，ARM代码比Thumb代码快约40在存储器为16位时，Thumb比ARM代码快约4050使用Thumb代码，存储器的功耗会降低约302、工作状态切换方法 q ARM指令集和Thumb指令集中均有切换处理器工作状态的指令(BX)，并可在两种工作状态之间相互切换。ARM处理器在初始化（开始）执行代码时，应该处于ARM状态。（1）进入Thumb状态q 对于“BX Rm”指令，当操作数寄存器的状态位即Rm0为1时， 可以采用执行“BX Rm”指令的方法，使微处理器从ARM状态切换到Thumb状态（执行该指令能够将Rm0位传送给CPSRT位）。例如：BX Rm指令的Rm0值为1，执行其实现ARM处理器从ARM状态切换到Thumb状态（即使得CPSRT位置1）。q 当处理器处于Thumb状态时发生异常（如IRQ、FIQ、Undef、Abort、SWI等），则异常处理返回时，自动切换到Thumb状态。（2）切换到ARM状态q 对于“BX Rm”指令，当操作数寄存器的状态位即Rm0为0时，执行“BX Rm”指令时可以使ARM微处理器从Thumb状态切换到ARM状态。例如：BX Rm指令的Rm的位0值为0，执行其实现ARM处理器从Thumb状态切换到ARM状态（即使得CPSRT位置0）。q 在处理器进行异常处理时，把PC指针放入异常模式链接寄存器中，并从异常向量地址开始执行程序，也可以使处理器切换到ARM状态。2.3.2 ARM处理器运行模式q ARM微处理器支持7种运行模式，由ARM处理器中的CPSR(当前程序状态寄存器)的低5位CPSR4:0定义的，7种运行模式分别为：用户模式User（usr）：ARM处理器正常的程序执行模式系统模式System（sys）：运行具有特权的操作系统任务q快速中断模式(fiq)：用于高速数据传输或通道处理管理模式Supervisor（svc）：操作系统使用的保护模式，处理软件中断（SWI）q外部中断模式（irq）：用于通用的中断处理q数据访问中止模式Abort（abt）：用于虚拟存储及存储保护q未定义指令中止模式Undfined(und)：当出现未定义指令执行（中止）时进入该模式，可用于支持硬件协处理器的软件仿真。ARM微处理器的运行模式可以通过软件改变，也可以通过外部中断或异常处理改变。1、用户模式（usr）和特权模式q 用户模式：大多数的用户程序运行在用户模式下，此时，应用程序不能够访问一些受操作系统保护的系统资源，应用程序也不能直接进行处理器模式的切换。q 用户模式下，当需要进行处理器模式切换时，应用程序可以产生异常，在异常处理过程中进行处理器模式的切换。 特权模式：除了用户模式之外的其他6种处理器模式称为特权模式。特权模式下，程序可以访问所有的系统资源，也可以任意地进行处理器模式的切换。改变处理器工作模式的方法是用指令将特定的位序列写入到CPSR的M4:0字段。特权模式中，除系统模式(sys)外，其他5种模式又称为异常模式。2、运行模式切换qARM处理器运行模式可以通过软件进行切换，也可以通过外部中断或者异常处理过程进行切换。q 用户模式下模式切换是当应用程序发生异常中断时，处理器进入相应的异常模式。此时，处理器自动改变CPSR的工作模式标志字段M4:0的值。在每一种异常模式下都有一组寄存器，供相应的异常处理程序使用，这样就可以保证在进入异常模式时，用户模式下的寄存器内容不被破坏。q 系统模式(sys)并不是通过异常进入的，它和用户模式具有完全一样的寄存器。但是系统模式属于特权模式，可以访问所有的系统资源，也可以直接进行处理器模式切换。它主要供操作系统任务使用。通常操作系统的任务需要访问所有的系统资源，同时该任务仍然使用用户模式的寄存器组，而不是使用异常模式下相应的寄存器组，这样可以保证当异常中断发生时任务状态不被破坏。 异常模式主要用于处理中断和异常。当应用程序发生异常中断时，处理器进入相应的异常模式，每种异常模式都有一组独立的寄存器，供相应的异常处理程序使用。异常模式之间切换可以通过异常中断优先级确定异常模式是否可以嵌套。模式使用说明：SVC模式是操作系统内核代码运行的模式，USR模式通常是用户代码运行的模式。处理器一旦进入USR模式，必须通过SWI异常中断才能进入SVC模式调用内核代码的接口。但是，在没有MMU进行内存保护的场合，USR模式也能够访问到SVC模式的内存空间，因此，使用USR模式隔离用户级代码没有意义。IRQ和FIQ模式是处理器收到中断信号后强制处理器进入的模式，用于中断处理。SYS模式用于嵌套中断处理。ABT和UND模式是真正意义上的“异常”，一旦出现就要进入对应的异常中断服务子程序进行处理。2.3.3 ARM微处理器的存储器格式 qARM体系结构所支持的最大寻址空间为4GB（232字节）qARM体系结构把存储器看作是从0地址开始的字节的线性组合。从0字节到3字节放置第一个存储的32位字数据，从第4个字节到第7个字节放置第二个存储的32位字数据，依次排列。qARM体系结构可以用2种方法在存储器中存储字数据，称之为大端格式和小端格式 。1、ARM体系结构的存储器数据存储格式大端格式 q在这种格式中，32位字数据的高字节存储在低地址中，而32位字数据的低字节则存放在高地址中2、ARM体系结构的存储器数据存储格式小端格式 q与大端存储格式相反，在小端存储格式中，低地址中存放的是32位字数据的低字节，高地址存放的是32位字数据的高字节。小端存储格式通常是ARM处理器的缺省格式。嵌入式系统的数据存储大端格式和小端格式，可以由硬件输入来配置实现小端存储系统或大端存储系统。2.3.4 ARM处理器的指令长度及数据类型 q ARM微处理器的指令长度可以是32位（在ARM状态下），也可以为16位（在Thumb状态下）。qARM微处理器中支持字节（8位）、半字（16位）、字（32位）三种数据类型，其中，字需要4字节对齐（地址的低两位为0）、半字需要2字节对齐（地址的最低位为0），对数据访问要遵守对齐规则。注意：非对齐的存储访问操作 q 在ARM中，如果存储单元的地址没有遵守对齐规则，则称为非对齐的存储访问操作。q包括“非对齐的指令预取操作”和“ 非对齐的数据访问操作”。非对齐的存储访问操作会引起不可预知的错误。（1）非对齐的指令预取操作 q 当处理器处于ARM工作状态期间，如果写入到寄存器PC中的值是非字对齐的，要么指令执行的结果不可预知，要么地址值中最低两位被忽略。q当处理器处于THUMB状态期间，如果写入到寄存器PC中的值是非半字对齐的，要么指令执行的结果不可预知，要么地址值中最低位被忽略。（2）非对齐的数据访问操作 q 对于Load/Store操作，如果是非对齐的数据访问操作，系统定义了三种可能的结果： 执行的结果不可预知 忽略字单元地址的低两位的值，即访问地址为(address AND 0XFFFFFFFC)的字单元；忽略半字单元地址的最低位的值，即访问地址为(address AND 0XFFFFFFFE)的半字单元； 忽略字单元地址的低两位的值，忽略半字单元地址的最低位的值，由存储系统实现这种忽略，也就是说，这时该地址值原封不动地送到存储系统。q 当发生非对齐的数据访问时，到底采用上述三种方法中的哪一种，是由各指令指定的。2.3.5 ARM处理器的寄存器组织 ARM微处理器共有37个32位寄存器，按其在用户编程中的功能可划分为通用寄存器和状态寄存器，其中通用寄存器为31个，状态寄存器为6个。但是这些寄存器中有些是不能被同时访问，具体哪些寄存器是可编程访问的，取决微处理器的工作状态及具体的运行模式。但在任何时候，通用寄存器R14R0、程序计数器PC、一个或两个程序状态寄存器都是可访问的。一、ARM状态下的寄存器组织 ARM处理器工作在ARM状态下时，在寄存器的物理分配上，寄存器被安排成部分重叠的组。每种处理器运行模式使用的是与自己模式对应的寄存器组，下图列出了每种模式下可见的通用寄存器组。q1、通用寄存器：通用寄存器包括R0R15，可以分为三类： 未分组寄存器R0R7（每个寄存器只有一个物理R），与运行模式无关 分组寄存器R8R14，与运行模式有关 程序计数器PC(R15)，与运行模式无关ARM工作状态下的寄存器组织结构 未分组寄存器R0R7q 在所有的运行模式下，未分组寄存器都指向同一个物理寄存器，他们未被系统用作特殊的用途，因此，在中断或异常处理进行运行模式转换时，由于不同的处理器运行模式均使用相同的物理寄存器，可能会造成寄存器中数据的破坏，这一点在进行程序设计时应引起注意。对于R0R7寄存器，ARM处理器在不同运行模式下均使用相同的物理寄存器。因此，在不同模式下使用R0R7寄存器时要注意数据保护。 分组寄存器R8R14q 对于ARM处理器的不同运行模式有独立的物理寄存器组称之为分组寄存器，每次所访问的物理寄存器与处理器当前的运行模式有关。分组寄存器R8R14（共有22个寄存器）可分为两组：R8R11， R13R14。分组寄存器R8R12(有2组物理R)q 分组寄存器R8R12：每个寄存器符号对应两个不同的物理寄存器（共有10个物理上的寄存器），即R8R12只有在快速中断模式下有物理上对应的寄存器，其他六种模式下有相同的R8R12寄存器。当使用fiq模式时，访问寄存器R8_fiqR12_fiq；当使用除fiq模式以外的其他模式时，访问寄存器R8_usrR12_usr。分组寄存器R13R14（有6组物理R）q 分组寄存器R13、R14：每个寄存器对应6个对应的物理寄存器（共有12个物理上的寄存器）， 用户模式与系统模式下访问对应物理寄存器R13_usr（SP）、R14_usr(LR)，其他5种不同的运行模式下访问各自对应的物理寄存器。q ARM处理器不同运行模式下访问的寄存器采用以下的记号来区分不同的物理寄存器：R13_R14_qmode为以下几种模式之一：usr、fiq、irq、svc、abt、und。说明：（1）堆栈指针SP(Stack Pointer)R13q R13在ARM指令中常用作堆栈指针SP，但这只是一种习惯用法，用户也可使用其他的寄存器作为堆栈指针。q 在Thumb指令集中，某些指令强制性的要求使用R13作为堆栈指针。q 由于ARM处理器的每种运行模式均有自己独立的物理寄存器R13，在初始化部分，都要初始化每种模式下的R13_，这样，当程序的运行进入异常模式时，可以将需要保护的寄存器放入R13_所指向的堆栈，而当程序从异常模式返回时，则从对应的堆栈中恢复。堆栈操作方式：堆栈工作方式有四种类型 ：满递增堆栈(FA)：堆栈指针指向最后压入的数据，且由低地址向高地址生成。满递减堆栈(FD)：堆栈指针指向最后压入的数据，且由高地址向低地址生成。空递增堆栈(EA)：堆栈指针指向下一个将要放入数据的空位置，且由低地址向高地址生成。空递减堆栈(ED)：堆栈指针指向下一个将要放入数据的空位置，且由高地址向低地址生成。（2）子程序链接寄存器LR(Link Register)R14q R14也称作子程序链接寄存器或子程序返回指针寄存器LR。当执行BL子程序调用指令时，可以从R14中得到R15（程序计数器PC）的备份。其他情况下，R14用作通用寄存器。q 在每一种运行模式下，都可用R14_保存子程序的返回地址，当用BL或BLX指令调用子程序时，将PC的当前值拷贝给R14_，执行完子程序后，又将R14的值拷贝回PC，即可完成子程序的调用返回。例如： BLSUB1 /*调用子程序SUB1，同时PCLR */ SUB1:STMFDSP!, , LR /*将寄存器列表和R14存入堆栈*/ LDMFDSP！,PC /*完成子程序返回 */或 MOV PC, LR /*R14R15,即LRPC*/或 BX LR /*跳转指令 LRPC*/ 程序计数器PC(Program Counter)-R15q ARM处理器的寄存器R15被用作程序计数器，也称为PC，用于处理器执行指令的地址寻址（指针），物力上只有一个寄存器。ARM状态下指令总是字对齐，R15值的位1:0总为0，PC的位31:2用于保存地址；Thumb状态下指令总是半字对齐，R15值的位0为0，PC的位31:1用于保存地址。q寄存器R15虽然也可用作通用寄存器，但一般不这么使用，因为对R15的使用有一些特殊的限制，当违反了这些限制时，程序的执行结果是未知的。由于ARM体系结构采用了多级流水线技术，因此保存在PC的程序地址并不是当前指令的地址。对于3级流水线，PC总是指向当前指令的下两条指令的地址，即PC的值为当前指令的地址值加8个字节。而对于5级流水线，PC的值为当前指令的地址值加12个字节。2、程序状态寄存器 (CPSR/SPSR) 寄存器R16用作当前程序状态寄存器CPSR(Current Program Status Register)，CPSR可在任何运行模式下被访问，它包括条件标志位、中断禁止位、当前处理器模式标志位，以及其他一些相关的控制和状态位。q ARM处理器的每种异常运行模式下又都有一个备用的物理状态寄存器，称为备份的程序状态寄存器SPSR（Saved Program Status Register），异常发生时，SPSR用于保存CPSR的值，以便从异常退出时则可由SPSR来恢复CPSR。q 由于用户模式和系统模式不属于异常模式，他们没有SPSR，当在这两种模式下访问SPSR时，结果是未知的。程序状态寄存器 (CPSR/SPSR)模型如下：（1）程序状态寄存器（CPSR）的每一位的安排q ARM体系结构包含1个当前程序状态寄存器（CPSR）和5个备份的程序状态寄存器（SPSRs）。用来保存ALU中的当前操作信息、 控制允许和禁止中断、 设置处理器的运行模式。程序状态寄存器的每一位的安排如下图 （2）程序状态寄存器（CPSR）的条件码标志 N、Z、C、V均为条件码标志位。它们的内容可被算术或逻辑运算的结果所改变，并且可以决定某条指令是否被执行。q 在ARM状态下，绝大多数的指令都是有条件执行的。q 在Thumb状态下，仅有分支指令是有条件执行的。标志位含 义N当用两个补码表示的带符号数进行运算时，N=1 表示运算的结果为负数；N=0 表示运算的结果为正数或零；ZZ=1 表示运算的结果为零；Z=0表示运算的结果为非零；C加法运算结果进位时，C=1；减法运算借位时，C=0；移位操作的非加/减运算指令，C为移出的最后一位；其他的非加/减运算指令，C的值通常不改变。V加/减法运算指令，V=1表示符号位溢出。对于其他的非加/减运算指令，C的值通常不改变。Q在ARM v5及以上版本的E系列处理器中，Q标志指示DSP运算指令是否溢出。在其他版本中，Q标志位无定义。影响标志位的指令： 比较，算术、逻辑和MSR、MRC、LDM指令。（3）程序状态寄存器（CPSR）的控制位 状态寄存器的低8位（I、F、T和M4：0）称为控制位，发生异常时这些位可以被改变。如果处理器运行特权模式，这些位也可以由程序修改。中断禁止位I、F：当I=1时 禁止IRQ中断；当F=1时 禁止FIQ中断。T标志位：该位反映处理器的工作状态(Thumb)ARM体系结构v5及以上的版本的T系列处理器，当T=1时，程序运行于Thumb工作状态，否则运行于ARM工作状态。运行模式位M4：0是模式位，决定处理器的运行模式，ARM处理器运行模式及可以访问的寄存器M4：0处理器模式可访问的寄存器0b10000用户模式PC，CPSR，R0-R140b10001FIQ模式PC，CPSR， SPSR_fiq，R14_fiq-R8_fiq， R7R00b10010IRQ模式PC，CPSR， SPSR_irq，R14_irq， R13_irq， R12R00b10011管理模式PC，CPSR,，SPSR_svc，R14_svc，R13_svc， R12R0,0b10111中止模式PC，CPSR，SPSR_abt，R14_abt，R13_abt， R12R0,0b11011未定义模式PC，CPSR，SPSR_und，R14_und，R13_und，R12R0,0b11111系统模式PC，CPSR（ARM v4及以上版本）， R14R0二、Thumb状态下的寄存器组织 q Thumb状态下的寄存器集共有27个寄存器，它是ARM状态下寄存器集的一个子集，程序可以直接访问8个通用寄存器（R7R0）、程序计数器（PC）、堆栈指针（SP）、连接寄存器（LR）和CPSR。同样，每一种特权模式下都有一组SP、LR和SPSR。 Thumb状态下的寄存器集是ARM状态下寄存器集的一个子集。Thumb状态下的寄存器组织图Thumb状态下的寄存器与ARM状态下的寄存器关系qThumb状态下和ARM状态下的R0R7是相同的。qThumb状态下和ARM状态下的CPSR和所有的SPSR是相同的。qThumb状态下的SP对应于ARM状态下的R13。qThumb状态下的LR对应于ARM状态下的R14。qThumb状态下的程序计数器对应于ARM状态下R15。Thumb状态下的寄存器与ARM状态下的寄存器关系图访问THUMB状态下的高位寄存器（Hi-registers）使用 在Thumb状态下，高位寄存器R8R15并不是标准寄存器集的一部分，但可使用汇编语言程序受限制的访问这些寄存器，将其用作快速的暂存器。q使用带特殊变量的MOV指令，数据可以在低位寄存器和高位寄存器之间进行传送；高位寄存器的值可以使用CMP和ADD指令进行比较或加上低位寄存器中的值。 2.4 ARM体系的异常（Exceptions） 嵌入式计算系统中，当正常的程序执行流程因意外事件发生而暂时的停止时，称之为异常（事件）中断，例如处理一个外部的中断请求。处理器在处理异常之前，当前处理器的状态必须保留，这样当异常处理完成之后，当前程序可以继续执行。处理器允许多个异常同时发生，它们将会按固定的优先级进行处理。q ARM体系结构中的异常，与8位/16位体系结构的中断有很大的相似之处，但异常与中断的概念并不完全等同。ARM体系结构中的异常用来处理软件中断、未定义指令、系统复位、存储器访问中止和外部事件。2.4.1 ARM体系结构所支持的异常处理过程 ARM体系处理器支持的异常处理有7种，其中由于指令执行直接引起的异常有软件中断异常、未定义指令异常和指令预取中止异常，由指令执行间接引起的异常有数据访问中止异常，由外部硬件引起的异常有复位异常、FIQ和IRQ异常。ARM处理器对异常的处理过程包括异常响应过程和异常返回过程。1、ARM处理器对异常的响应过程 q 当一个异常出现以后，除了复位异常立即中止当前指令执行外，处理器尽量完成当前指令，然后脱离当前的指令处理序列去处理异常。ARM处理器对异常的响应会自动执行以下几步操作：1）将下一条指令的地址（PC）存入相应连接寄存器LR_mode，以便程序在处理异常返回时能从正确的位置重新开始执行。2）将CPSR的内容复制到将要执行的异常模式对应的SPSR_中。3）设置当前状态寄存器CPSR的相关位根据异常类型，强制设置CPSR的运行模式位。当进入Reset或FIQ异常模式时：设置中断标志位CPSR61，禁止新的IRQ中断设置中断标志位CPSR71，禁止新的FIQ中断4）强制PC从相关的异常向量地址取下一条指令执行，从而跳转到相应的异常处理程序处。 5）若异常处理过程中要用到用户的寄存器，须将用户寄存器内容入栈保护。异常响应伪代码描述q 处理器处于Thumb状态，则当异常向量地址加载入PC时，处理器自动切换到ARM状态。ARM微处理器对异常的响应过程用伪码可以描述为：R14_ = Return LinkSPSR_ = CPSRCPSR4:0 = Exception Mode NumberCPSR5 = 0 ；在ARM状态下执行If = Reset or