三维高密度组装技术论文.doc

三维高密度组装技术 桂林电子科技大学 机电工程学院 微电子制造工程专业摘要：三维高密度封装技术是一种可实现电子产品小尺寸、轻重量、低功耗、高性能和低成本的先进封装技术，该技术已广泛用于手机、数码相机、MP4及其他的便携式无线产品, 是微电子学领域的一项重大变革技术，对现代化的计算机、自动化、通讯业等领域将产生重大影响。文中对三维高密度组装技术进行了简要介绍，并对三维高密度组装技术所面临的一些问题和应用前景进行了分析。关键词：三维组装技术、3D-MCM、高密度封装、芯片堆叠3D Stacking Packaging For High Density PackagingGuilin University of Electronic Technology Abstract: The 3D(three dimension) stacked package technology is developing trend of the integrated circuit advanced high-density packaging, which can easily meet the developing of smaller footprint,lower profile, multi-function, lower power consumption and lower cost for the cell phones and consumer products like digital cameras, MP4, PDA and other wireless devices,it is microelectronics field one big change technology,the modern computer,automation,communications, etc will have a significant impact.Some correlative concepts of the 3D stacked package have been proposed in this paper. In addition, the potential applications that may take advantage of 3D stacked package technology are discussed. Keywords: 3D stacked package;High density package;Chip-stacking1.前言80年代被誉为“电子组装技术革命”的表面安装技术(SMT)改变了电子产品的组装方式。SMT已经成为一种日益流行的印制电路板元件贴装技术，其具有接触面积大、组装密度高、体积小、重量轻、可靠性高等优点，既吸收了混合IC的先进微组装工艺，又以价格便宜的PCB代替了常规混合IC的多层陶瓷基板，许多混合IC市场己被SMT占领。随着IC的飞速发展，IO数急剧增加，要求封装的引脚数相应增多，出现了“高密度封装”，90年代，在高密度、单芯片封装的基础上，将高集成度、高性能、高可靠性的通用集成电路芯片和专用集成电路芯片ASIC在高密度多层互连基板上用表面安装技术(SMT)组装成为多种多样的电子组件、子系统或系统，由此而产生了多芯片组件(MCM)。随着手机、PDA 、数码相机、MP4等移动消费型电子产品对于功能集成、大存储空间、高可靠性及小型化等封装的要求程度越来越高，及宇航、卫星、计算机及通信等军事和民用领域对提高组装密度、减轻重量、减小体积、高性能和高可靠性等方面的迫切需求,加之3D-MCM在满足上述要求方面具有的独特优点,因此在MCM（多芯片组件）X 、Y平面内的二维封装的基础上，沿Z方向堆叠的更高密度的三维封装技术近年来得到了迅速发展。三维多芯片组件（简称3D-MCM）是在二维多芯片组件（即2D-MCM,通常指的MCM均系二维）技术基础上发展起来的高级多芯片组件技术。二者的区别在于：3D-MCM是通过采用三维（x, y, z方向）结构形式对IC芯片进行立体结构的三维集成技术,而2D-MCM则是在二维(x, y方向)对IC芯片集成,即采用二维结构形式对IC芯片进行高密度组装,是IC芯片的二维集成技术。三维多芯片组件技术是现代微组装技术发展的重要方向,是微电子技术领域跨世纪的一项关键技术。2.三维高密度组装技术的发展驱动力2.1 电子系统（整机）对系统集成的迫切需求 电子系统（整机）向小型化、高性能化、多功能化、高可靠和低成本发展已成为目前的主要趋势,从而对系统集成的要求也越来越迫切。实现系统集成的技术途径主要有两个：一是半导体单片集成技术,二是采用MCM技术。前者是通过晶片规模的集成技术（WSI）,将高性能数字集成电路（含存储器、微处理器、图象和信号处理器等）和模拟集成电路（含各种放大器、变换器等）集成为单片集成系统。后者是通过三维多芯片组件（3D-MCM或MCM-V）技术实现WSI的功能。 实现单片系统集成的关键在于细线和大晶片工艺技术、单片系统集成的设计和多层布线、微机械加工以及各种工艺的兼容技术。0.25 0.3m的大晶片IC生产线于1998年在SAMSUNG、NEC、IBM三家公司首先诞生,这标志着单片系统集成时代的来临。美国Bell实验室利用电子束加工技术使IC线宽降至0.08m。TW也成功地开发出0.25m技术,可使随机存储器的容量提高到256M。单片系统集成技术已有较大进展,但是由于工艺难度及成本价格等原因,该技术一直未在产品生产中得以广泛应用。据分析,可能在相当一段时间内,实现系统集成的主要技术途径仍将是3D-MCM技术。这对于半导体集成电路工业还不甚发达的我国尤其如此。 2.2二维组装密度（组装效率）的限制 现代微组装技术的发展已到了接近二维组装所能达到的理论上最大的组装密度,目前2D-MCM的组装效率最高达85%, 而采用3D-MCM可实现更高的组装密度（组装效率）。3D-MCM的组装效率则已可达200%以上。因此,为了进一步提高组装密度,实现更小的体积和更多的功能,也必须从二微组装向三维微组装发展。3.三维高密度组装的类型三维 (3D)封装主要有三种类型：埋置型三维(3D)、有源基板型三维(3D)和叠层型三维(3D)。埋置型三维封装出现于80年代，它不但能灵活方便地制作成埋置型(3D)，而且还可以作为IC芯片后布线互连技术，使埋置IC的压焊点与多层布线互连起来，这就可以大大减少焊接点，从而提高电子部件封装的可靠性。有源基板型3D就是把具有大量有源器件的硅作基板，在上面再多层布线，顶层再贴装SMCSMD或贴装多个LSI，形成有源基板型立体3D-MCM，从而达到WSI所能实现的功能。叠层型三维封装是将LSI、VLSI、2D-MCM，甚至WSI或者已封装的器件，无间隙的层层叠装互连而成。叠层型3D封装是应用最为广泛的一种，其基本结构是将多个裸芯片或封装堆叠起来，中间可以有夹层或没有夹层，夹层可以是多层的PCB板（包含或不包含无源元件），各层互连可以是线焊（wire bond）、倒装焊(FC bond)，还可以是过通孔进行直接互连(TSV)。3D叠层型封装是近年来发展迅速的集成封装技术，这使叠层型3D封装的结构呈现出五彩缤纷的局面。3.1层叠式芯片尺寸封装（Stacked CSP）日本夏普公司为适应新一代便携网络产品需求，开发出层叠式芯片尺寸封装(Stacked CSP)新技术，并于1999年8月开始用于大批量生产高密度LSI新产品。据夏普公司称，Stacked CSP技术不仅使不同半导体工艺的存储器芯片和逻辑LSI芯片实现组合，而且也能与GaAs等化合物半导体芯片实现立体组合。夏普公司开发的StackedCSP结构，采用聚酚胺柔性基板上单面布线，在其上安装面积最大的芯片作为第1层，通过隔层(绝缘层)再在卜面安装稍小的第2层芯片，然后，分别进行第1层芯片和第2层引线(金系)压焊，实现互联;每个芯片通过研磨，以便控制封装高度不超过1.4mm(max)(详见图1)。层叠芯片时必须按梯田式堆叠，便于用金丝压焊。夏普公司已经开始大批量生产这种三维组装产品。三芯片Stacked CSP的出现，不仅意味集成电路小型、轻便、缩短互联距离和提高电性能，更重要的是对现在的System LSI技术的重要补充。3.2层叠式多芯片封装(Stacked MCP)富士通、东芝和日本NEC公司应用的是层叠式多芯片封装(Stacked MCP)技术。富士通公司己于1998年把EBGA型和TSQP型的Stacked MCP产品投放市场。该公司在2000年开始开发FBGA和CSOP型的三芯片Stacked MCP,向正式的系统级封装(System in Package)目标迈出了第一步(参fIQl图2)o Stacked MCP能进行组装的芯片种类，同样也是多种多样的，例如，它不仅能对快闪存储器和SIZ,AM等存储器芯片进行组装，而且对于逻辑IC等也能实现立体组装。富士通开始发展这种Stacked MCP技术，其目标是实现系统集成。3.2.1 Stacked MCP技术的优势富士通公司致力于发展Stacked MCP技术并非偶然。首先因为MCP与MCM很相近，有一脉相承的关系，而且MCM在巨大型计算机和高档工作站中已广泛应用。再者，因为从封装制造技术、封装成本和用户组装基板、封装机械乃至检测设备等配备情况综合分析，采用发展MCP技术更适宜。3.2.2关键技术为了使封装结构尽量薄型化，首先，必须使芯片薄型化。目前FBGA封装的芯片标准厚度为0.4mm,若用FBGA封装两个叠层，则每个芯片厚度必须控制在0.2mm。若封装3个芯片，则芯片厚度要维持在0.1 mm，将来需要将芯片研磨到0.05mm。为此，必须开发高精度的芯片背面研磨技术。作为芯片链合(Die bonding)技术，必须保征层叠的芯片倾斜度小，力求保持水平。芯片接合倾斜将对后工序金丝压焊可靠性产生不良影响。所以，必须具备高精密度芯片接合技术和工程质量管理规程。而且，胶型的芯片粘合材料的渗出将对下层芯片金丝压焊产生恶劣影响，因此需要开发新的粘合剂。今后，芯片将要更薄，更需要高安装可靠性的粘合剂新材料。3.3层叠式薄片封装（PTP）日本东芝公司多年来对于薄型封装技术情有独衷。通常认为芯片厚度削减到200pM已是极限状态，但东芝的薄型芯片制造技术竟然成功地制造出50um厚的芯片。利用这种薄芯片技术，东芝开发出最薄、且最轻的半导体封装结构薄片状封装PT P (Paper Thin Package)，其厚度仅为0.13mm、比名片纸还薄。3.3.1层叠结构PTP的特点PTP层叠结构PTP与以往的薄型封装TSOP相比无论是厚度还是重量都只有1/10左右。PTP叠层封装时，在保持1.Omm的厚度情况下，可把8个部件封装在这种薄型的PTP叠层结构里。例如，单个PTP厚度为0.13mm时，4个PTP层叠，形成 Stacked PTP.其织装厚)复仅为0.52mm，而装配密度大约是现行CSP组装密度的4倍。图3示出了具体组装结构，上半部是PTP结构，它是层叠PTP的基础。PTP的基本技术是带式自动焊TAB (Tape Automated Bonding)。在聚酚胺薄带表面丘刻蚀出与芯片焊盘对应的铜膜布线图形、并在带基材料中央部开孔，刚好可嵌入芯片，把带基上呈悬臂状的各个铜膜引线与芯片上铜膜布线图形、并在带基材料中央部开孔，刚好可嵌入芯片，把带基仁呈悬臂状的各个铜膜引线与芯片上的焊盘压焊最后在芯片表面涂上树脂固定，即完成单个的PTP封装。4.三维高密度组装技术的优缺点4.1三维高密度组装技术的优点通常所说的多芯片组件都是指二维的(2D-MCM)，它的所有元器件都布置在一个平面上，不过它的基板内互连线的布置已是三维。随着微电子技术的进一步发展，芯片的集成度大幅度提高，对封装的要求也更加严格，2D-MCM的缺点也逐渐暴露出来。目前，2D-MCM组装效率最高可达85，已接近二维组装所能达到的最大理论极限，这已成为混合集成电路持续发展的障碍。为了改变这种状况，三维的多芯生组件(3D-MCM)就应运而生了，其最高组装密度可达200。3D-MCM是指元器件除了在x-y平面上展开以外，还在垂直方向(z方向)上排列，与2D-MCM相比，3D-MCM具有以下的优越性：进一步减小了体积，减轻了重量。相对于2D-MCM而言，3D-MCM可使系统的体积缩小10倍以上，重量减轻6倍以上。3D-MCM中芯片之间的互连长度比2D-MCM短得多，因此可进一步减小信号传输延迟时间和信号噪声，降低了功耗，信号传输(处理)速度增加。由于3D-MCM的组装效率目前己高达200，进一步增大了组装效率和互连效率，因此可集成更多的功能，实现多功能的部件以至系统(整机)。互连带宽，特别是存储器带宽往往是影响计算机和通信系统性能的重要因素。降低延迟时间和增大总线宽度是增大信号宽度的重要方法。3D-MCM正好具有实现此特性的突出优点。由于3DMCM内部单位面积的互连点数大大增加，具有更高的集成度，使其整机(或系统)的外部连接点数和插板大大减小，因此可靠性得到进一步提高。3D-MCM虽然具有以上所述的优点，但仍然有一些困难需要克服。和2D-MCM相比，3D-MCM的封装密度增加了，必然导致单位基板面积上的发热量增大，因此散热是关键问题，一般采用以下方法：采用低热阻材料，如金刚石或化学气相淀积(CVD)金刚石薄膜；采用水冷或强制空冷；采用导热粘胶或散热通孔将热量尽快散发出去。另外，作为一项新技术，3D-MCM还需进一步完善，需更新设备，开发新的软件，还要承担一定的风险。4.2 三维高密度组装技术的缺点4.2.1 热处理的问题增多 目前，IC封装的主流方向是朝着更大芯片、更多I/O口、更高的电路密度和更佳的可靠性方面发展，提高电路密度意味着增加系统的功率密度。采用三维高密度组装技术制造的元器件，高的组装密度在使得器件的功率密度提高的同时，必然会引起封装单位体积容纳的热量增加。一般情况下，器件的失效往往与其工作温度密切相关。资料表明，器件的工作温度每升高10，其失效率增加一倍。不合理的热设计将会诱发一系列的可靠性问题，如出现局部过热，温度分布不均等。因此，采用三维高密度组装技术制造元器件，就必须认真考虑封装体的散热处理问题。 目前，三维高密度组装技术的散热处理有两级：一是对3D器件表面上的热量进行均匀分布的系统设计级，另一个是封装级。散热处理的方法有三种：一是使用低热阻基板；二是使用强风冷或液体冷却剂为3D器件降温；三是在叠层元件之间使用导热通孔将内部的热量散至表面。 4.2.2设计的复杂性增加 目前，在持续提高芯片的集成密度、性能和降低成本方面，三维高密度组装技术具有广泛的应用前景。但是，由于多个裸片或封装的高密度集成，以及封装体内多种不同功能材料的使用，使得封装体内的电磁场分布十分复杂，易引发严重的隔离度、信号波形畸变等信号完整性和电源完整性问题，以及EMI/EMC 问题，这些使得3D封装结构设计更加复杂。因此，设计和研制软件的开发工作是3D封装技术发展必须面对的问题。5. 3D-MCM芯片组件的应用及发展趋势多芯片组件(MCM)在组装密度(封装效率)、信号传输速度、电性能以及可靠性等方面独具优势，是目前能最大限度地提高集成度、提高高速单片IC性能，制作高速电子系统，实现整机小型化、多功能化、高可靠性、高性能的最有效途径。MCM早在80年代初期就曾以多种形式存在，但由于成本昂贵，大都只用于军事、航天及大型计算机上。随着技术的进步及成本的降低，近年来，MCM在计算机、通信、雷达、数据处理、汽车行业、工业设备、仪器与医疗等电子系统产品上得到越来越广泛的应用，已成为最有发展前途的高级微组装技术。例如利用MCM制成的微波和毫米波SOP(System-on-a-package)，为集成不同材料系统的部件提供了一项新技术使得将数字专用集成电路、射频集成电路和微机电器件封装在一起成为可能。3D-MCM是为适应军事宇航、卫星、计算机、通信的迫切需求而近年来在国外得到迅速发展的高新技术，是实现系统集成的重要技术途径。目前3D-MCM已被应用到高性能大容量的存储器组件和计算机系统，充分发挥了三维多芯片组件技术的优越性。随着微电子技术的发展，微电子封装将向微型化、轻型化和薄型化方向发展。3-D封装技术具有降低功耗、减轻重量、缩小体积、减弱噪声、降低成本等优点，它将是未来微电子封装的主要发展方向。电子系统(整机)向小型化、高性能化、多功能化、高可靠和低成本发展已成为目前的主要趋势，从而对系统集成的要求也越来越迫切。实现系统集成的技术途径主要有两个：一是半导体单片集成技术，二是MCM技术。前者是通过晶片规模的集成技术(WSl)，将高性能数字集成电路(含存储器、微处理器、图象和信号处理器等)和模拟集成电路(含各种放大器、变换器等)集成为单片集成系统。后者是通过三维多芯片组件(3D-MCM)技术实现WSI的功能。6. 结论 3D高密度组装技