09-10-1集成电路原理A卷16K.doc

密封线内禁止答题南 京 信 息 职 业 技 术 学 院 试 卷 2009/ 2010学年第_一_学期期末考试卷A 课程名称： 集成电路原理 考试时间：100分钟命题人 董西英 2009 年 12月 26 日审批人 年 月 日使用班级： 30831P 808212P 考试成绩： 。题号一二三四五六总分阅卷人得分一 填空（每空一分，共20分）1、 集成度提高的三个主要技术因素是（ ），（ ）及芯片集成效率结构和工艺设计改进提高。2、 双极型半导体IC以（ ）作为有源器件，MOS型IC以MOS场效应晶件管作为有源器件。把双极和CMOS相容工艺称为（ ）工艺。3、 互补MOS逻辑集成电路由下拉网络和上拉网络组成，其中上拉网络为（ ）器件，下拉网络为（ ）器件。4、 衡量一个TTL电路静态特性好坏的参数主要有噪声容限、负载能力、（ ）。5、 增强型PMOSFET满足( ), 则该管饱和；增强型NMOSFET管满足( ), 则该管工作在可变电阻区，沟道两头都是（ ）的，其沟道电阻与其宽长比成（ ）比。6、 N沟器件的好处是电子表面迁移率比空穴表面迁移率（ ），所以NMOS电路的工作速度比PMOS电路（ ）7、 带缓冲级的CMOS门电路，输出驱动能力仅由该输出端的（ ）决定，与各输入端所处的（ ）。8、 差模放大器放大有用的（ ）信号，对各种共模信号具有良好的共模抑制作用。、VBE、ICEO随温度的变化会造成零点漂移及噪声，这些变化均是（ ）信号。差模放大器输入失调电压的温漂与输入失调电压本身成（ ）比9、 模拟IC对元件参数的精度和（ ）要求较高，因此在版图和工艺设计中需重视对元件的（ ）设计二 问答题 （50分） 1、图1为双极逻辑集成电路中NPN晶体管结构图，（1）画出其中的寄生晶体管位置、寄生晶体管和NPN晶体管的电连接电路图。（4分），（2）当NPN管工作于饱和区时寄生晶体管工作在什么区？简述理由。对集成电路有影响吗？ （6分）（3）工艺上如何减小有源寄生效应（4分）。 （ 共14分） 图12、（1）画出标准TTL与非门逻辑电路图（3分）。（2）简述当输入为高电平时的工作原理（要说明各个管子的工作状态并标出每个基极和集电极的电位）（6分）。（3）STTL与非门电路比6管单元TTL与非门电路作了那些改进（2分）?提高了电路的什么性能（2分）? （共13 分） 3、 （1）画出互补CMOS反相器电路图（2分）（2）简述其工作原理（6分）。（3）要使反相器噪容最大、输出波形对称需满足什么条件？设计最小特征尺寸为0.5微米，n/P=2时器件尺寸（4分） （共 12 分）4、如何提高差分放大器的共模抑制比？ （6分）5、模拟IC中对扩散电阻器的要求是什么？（3分） 6、说出差分放大器输入失调电流的定义。（2分）三 综合题 （30）1、设计一个互补CMOS逻辑电路，实现 逻辑功能并设计每个器件的宽长比使输出波形对称。 （12分）与之匹配的基本反相器器件尺寸为：n= （W/L）NMOS=1.5, p= （W/L）PMOS=32、写出图2电路的节点1和2的逻辑表达式F1和F2（6分），并填写下表（4分）。 （ 共10分 ） 图2ABCF1F2=0001010=10111013、 图3为CMOS电流源电路，设三个MOS管的VGS 1V , 器件M1的宽长比(W/L)0 n，工作在饱和区, 计算 要使IO2 ：IO1 ：IREF =3：2：1，则三个器件