C139 电路描述.doc

C139 电路描述一接收：1.1 基带选择：从天线接收来的RF信号经过C144, C145, 和 C146组成的天线匹配电路50欧姆的RF接口JP1（测试用接口）U17 (TX/RX 天线开关) 的Pin 3(ANT), U17通过控制电压来隔离RX与TX通路。下面是U17 RF开关控制电压： VC1 为低电平，VC2 为高电平TX GSM900/850（U17 Pin K13 K14） VC1 为高电平，VC2 为低电平TX DCS1800/PCS1900 VC1 和 VC2 都为低电平RX 模式低频RX从U17 (Pin 11) SAW 滤波器 F2，高频 RX从U17 (Pin 1) SAW 滤波器 F3（DCS1800）。这样信号将输出给前端IC U15 (Rita)。1.2 前端IC：Rita IC U15 有三个 LNAs 提供给三个接收频段，LNAs 驱动 AGC 步进电流给内置的综合转换匹配网络。这个转换器驱动积分混频器将RF信号转换成基带信号、DCR (Direct Conversion Receiver)、积分 I 与 Q 信号。之后在IOTA里经过基带放大与3阶滤波后给IOTA的A/D转换器。1.3 解调：RXI 与 RXQ 信号输入IOTA IC U1 的 ，双重ADC（Pin F9、F10、E9、E10）。基带编码（BBC）由基带上行通道（BUL）与基带下行通道（BDL）组成。BDL包含两个相同的电路来处理由RF电路产生的模拟基带I/Q。 接收典型操作序列为： 1. 打开 BDL 通路 2. 执行偏移补偿校准 3. I/Q 信号转换与滤波。传输数字采样序列的时钟由TSP控制， TSP从CalpysoLite_G2 IC U7 (DSP) 接收串行实时钟控制信号。三个实时钟信号控制传输脉冲BDLON, BDLCAL, 和BDLENA，每个信号对应一个时钟窗口。BDLON 为高电平时设置BDL通路相对于模拟模块打开后有一定延时后为打开模式。BDLCAL 打开偏移校准。接收信号经过IOTA解调后给DSP做GSM处理后传回给IOTA的语音接口。送给CPU采样频率这一过程还包含信道分离来分割临近信道以满足GSM特征要求的解调性能偏移补偿寄存器数字滤波，降低采样频率数字滤波，降低采样频率四阶绝对值求积分调制器实现A/D转换连续二阶滤波器阻止混淆信号IOTA里基带信号处理流程语音编码模块1.4 语音：在上行通路，语音编码电路处理模拟音频信号，之后给语音信号接口进行最后的基带调制。在下行通路，语音编码电路转换从语音接口来的语音数据成模拟音频。 1.4.1 语音下行通路：VDL 通路接收语音采样，然后转换成模拟信号给听筒。其采样频率是CalpysoLite_G2 IC U7 (DSP) 通过VSP 给出的8kHz。 来自CalpysoLite_G2 IC U7 (DSP) 的数字音频首先给语音数字滤波器，此滤波器有两功能：1. 插入信号使采样频率从8kHz上升到40kHz，这样才可以被采样数字 调制器进行A/D转换。 2. 采用低通与高通传输实现频段限制。滤波器、PGA 增益、音量增益能通过给语音控制寄存器1的第9位（VFBYP）编程来旁路掉。 被内插值升频及频带滤波后的信号给到第二个指定的数字调制器以1MHz采样后产生一个4-bit (9 levels) 采样信号。这个信号经过动态匹配后给4-bitD/A转换器。音量控制与程序设定增益由音频数字滤波器执行。音量控制以6dB步进到24dB。在哑音状态，衰减大于40dB。VDL通过能被关机寄存器的bit 1 （VDLON）关闭。耳机放大器提供一个单端信号给HSO Iota Pin H9。 1.5 听筒：听筒 LS1 与BL1相连，BL1与R1相连，从R1 U1的 EARP(Pin J9) 与 EARN(Pin J10)，语音放大器提供一个完整的差分信号给IOTA的EARP（Pin J9）和EARN（Pin J10）。 1.6 耳机：耳机电路包含两个模拟转换器（U11、U12），当手机开机后，产生信号HS_EN (U7 Pin L4) 。当耳机插入，手机检测到耳机接入后将做适当的反应来应答进来的呼叫。耳机检测中断信号EAR_DETECT来自 耳机接口J5的Pin2，当有耳机接入时，此信号被拉高。IOTA U1CalpysoLite_G2 IC U7 1.7 Download 接收通路：外接软件升级接入耳机接口，软件载入通路从J5的Pin4EF2 Pin 1 和 Pin 5 以及 U11 Pin 4 和 Pin 3。RX_Modem 输入到CalpysoLite_G2 IC U7 Pin A9。当软件设定到下载模式，从CalpysoLite_G2 IC U7 Pin L4 来的信号HS_EN 为的低电平，手机锁定在下载状态。 语音编码下行通路1.8 26MHz 系统时钟：CalpysoLite_G2 IC U7 包含外接晶体管U14提供的26 MHz 系统时钟。 系统时钟将同步所有相关的时钟。它被下分频为不同的频率用作内部参考时钟。 1.9 跟踪振荡器：跟踪振荡器独立于CalpysoLite_G2 系统时钟，在RITA IC内部用来同步内部的数字滤波器，它的频率来源也是26MHZ 时钟。二. 发射：1. 语音(语音上行通路)：VUL（Vioce Uplink） 通路包含两个输入段：第一段：MIC放大。MIC放大器有25.6dB（1 dB）的增益，提供外接2V或2.5V电压偏置给Mic (MICBIAS Iota Pin J8)。从耳机接口J5 Pin4来的语音 HSMICIPEF2 Pin 1 Pin 5 U11 Pin 4/Pin 1 C98，之后给内部多路选择器、放大器 Voice/Audio 编码器。语音接口图IOTA U1 第二段：耳机MIC放大，此放大器将音频放大18dB，且提供2.0V 或2.5V的偏置电压给耳机Mic (HSMICBIAS Iota Pin K8). 当其中一段在使用(MICI, HSMICP)，则另一段被关闭。 之后信号给A/D转换器（1M Hz采样输出）数字滤波器（信号除十形成8kHz信号经过带通滤波）。可编制增益可以将信号以1dB为步进从12dB增益到12dB，之后通过VSP以8kHz速率给DSP。 VUL通路、开机、输入选择、增益控制的编程功能由基带串行口（BSP）或MCU串行口控制。VUL通路可以被关机寄存器的Bit 0（VULON）关闭。2. Download 传输通路：（看上面的语音接口图）外接数据线连接到 J5 Pin 3， Download通路从J5 Pin 3 经过EF2 Pin 3 和Pin 4、U12 Pin 4 和Pin 3。TX_Modem 连接到 CalpysoLite_G2 IC U7 Pin B9 来传输数据。当软件设定为Download模式，信号HS_EN 被CalpysoLite_G2 IC U7 Pin L4 设定为低电平，手机就锁定在Download状态。3. 调制：调制电路依照GSM特征执行GMSK调制。信号经过高斯调制及高斯滤波后经数字处理成I/Q信号。数字I/Q信号被采样成 4.33 MHz频率信号给两个10-bit DAC，输出的模拟信号经过滤波后解调成为带GSM特征的频谱。（为了减少相位误差，10-bit DAC设置为零代码，之后由一个6-bit的子DAC输出补偿最小的模拟信号。）调制后的信号从IOTA输出（TXIP Iota Pin D9 (BULIP)、TXIN Iota PinD10(BULIM)、TXQP Iota Pin C10(BULQP)、和TXQN Iota Pin C9(BULQM)）。一般发射时序为： 1. 打开BUL通路 2. 执行补偿校准 3. 调制脉冲内容 此时序时钟通过时钟串口（TSP）控制。TSP 来自CalpysoLite_G2 IC U7 (DSP) TPU。 三个实时钟信号控制传输脉冲：BULON、 BULCAL、BULENA，每一个信号对应不同的时钟窗口。 BULON 为高电平：在模拟模块打开后延时一段后打开。BULCAL 打开补偿校准。在BULCAL打开时，输入10-bit DACs地信号被强制成零 代码，一个低补偿比较器判断IOTA的I/Q信号的直流电压，判断结果存储在补偿寄存器里来驱动6-bit 子DAC来进行最小误差补偿。BULENA 上升沿时开始调制，下降沿时停止调制。4. 传输：RITA 是四频GSM 850、GSM 900、DCS1800和 PCS 1900 GPRS 传输IC。频率合成包含一个 26MHz VCXO、一个主 N-分频合成器、2 主VCO、一个可编程主回路滤波器、2 TX VCO、一个 TX 回路滤波器。电压发生器给其供电。5. TX PATX 信号来自 GSM_TX Rita Pin 31 (高频)、DCS_TX/ PCS_TX Rita Pin 29 (低频)，高频信号经过C113，低频信号经过L4 和 C112。SKY77324 PA IC，U13有两个独立的通路（一个给高频信号，一个给低频信号）一个两阶的线性放大器分别放大两个通路（高频、低频）的信号。GSM_TXEN Pin 4 决定 SKY77324 U13（也包含频带选择电路）来选择 GSM (logic0) 或 DCS/PCS (logic1)。它包含独立的GSM850/900 PA 和DCS1800/PCS1900 PA 模块、50欧姆输入输出阻抗匹配电路、功率放大控制(PAC SKY77324 Pin22) 模块(带一个内置的电流感应电阻）。当PAENA Pin 2 保持高电平时，CX77324处于PAC闭环模式里。放大后的信号从SKY77324 Pin 17（高频）或Pin 12 （低频）输出。高频发射信号给到天线开关的 Pin 7，低频输出到天线开关的Pin 9。6. TX PA 功率控制（在SKY77324 U17里）：SKY77324 提供四频PA结构与 CMOS 电流缓冲偏置结构。iPAC 电路通常独立于其它子装置电路运行，通过APC（从IOTA输出）SKY77324 Pin 22 （Vapc）控制各种电压为RF输出功率提供可预置的功能。 PAENA APC三. Iota 监控 ADC：监控部分包含：10-bit ADC 和10-bit/15-word RAMADC 监控： ! 四个内部模拟值： . 电池电压 (VBAT) . 电池充电电压 (VCHG1) . 电流充电 (电流-到-电压(I-to-V) 转换) (ICHG) . 备用电池电压 (VBACKUP) ! 四个外部模拟值： . VADCID Iota Pin B6 测试点 . BATTEMP Iota Pin A6 监控电池温度 . 没有采用 . TEMP_SEN Iota Pin C6 温度感应(目前软件不支持) 四. 基带串行接口(BSP)：基带串行口（BSP）是双向（接收/发射）串行口，接收与发射是双缓冲，允许连续通讯串。格式是带贞同步的16-bit 数据包。CK13M 主时钟是接收与发射的的时钟。在内部总线控制器做出仲裁的条件下，BSP 允许读写所有的内部寄存器。但I/Q传输的脉冲接收是分配给BDL通道的。 五. 微控制器串行接口：(USP)USP是同步串行口，包含3个终端：数据传输 (MCUDI Iota Pin J5)、数据接收 (MCUDO Iota K5)、和使能端口(MCUEN0 Iota Pin K6)。时钟信号是CK13M 主时钟。 六音调脉冲宽度 这个模块产生一个已调制的频率信号由Buzzer（CalypsoLite_G2 Pin K7）给外部蜂鸣器。蜂鸣频率从349Hz到5276Hz每八音阶的12个半音频率可调，音量也是可调的。七亮度脉冲宽度：这个模块允许通过LEDKEY_EN（CalypsoLite_G2 Pin L7）雇用一个4096比特的随即序列来控制LCD背景灯。这一电位控制技术用来在谐波频率调节器下减少光谱能量。这个模块采用一个32kHz的开关时钟。八显示：用 LCDA0 CalpysoLite_G2 Pin M4、SDA CalpysoLite_G2 Pin M9、SCL CalpysoLite_G2 Pin L9、nRESET CalpysoLite_G2 Pin N2，和VRIO_2.8V Rita Pin B1来控制LCD显示、LCDA0 检测LCD 驱动SDA LCD I2C连续的双向数据接口SCL LCD I2C 主连续时钟接口nRESET 服位 LCDVRIO_2.8V 提供LCD电源九显示背景灯：由控制信号 LEDC Rita Pin C8 和 LEDKEY_EN CalpysoLite_G2 Pin L7提供显示背景灯。LEDC 是一个预充电指示，最大电流10mA。在充电过程中，当电池电压低于3.2V，背景灯点亮。LEDKEY_EN 为高电平时点亮键盘背景灯与LCD背景灯。十32KHz RTC实时钟接口是CalpysoLite_G2 U7 采用U6 的32Khz振荡频率作为时钟模式及深睡眠模式的参考频率。十一. SIM 电路：通过Iota U1 的SIM卡标准转换模块来允许使用1.8V 和3V SIM 卡。Iota U1 与SIM卡的数字接口确保逻辑层面的传输。具体信号有：VRSIM 从Iota提供给SIM卡的LDO电压 SIO5 SIM卡 CON1 Pin2 与 Iota Pin C4之间的数据传输通道 SCLK5 SIM 数据时钟 SRST5 从Iota Pin D4来的复位信号VRSIM Pin B4 端与C15相连来消除杂波。十二. 键盘：键盘通过下面信号与芯片相连： ROW0-ROW4(KBR 4:0) 行输入信号 COL0-COL3(KBC 4:0) 列输出信号 如果某个按键被按下，对应的行与列就被短接。 为了探测按键动作，所有的输入 pins (KBR) 被拉高到VCC，所有的输出pins(KBC) 处于一个低电平。任何按键将产生一个中断给微处理器，微处理通过扫描行与列的矩阵来判断具体按键位置。十三. 振子电路：DAC Iota Pin H4 用来控制振子强度，D1 用来保护振子。在3.8V电池情况下，DAC 输出为2V，消耗电流为80mA左右。十四. 存储：C139采用两个存储芯片，U100和U24。U100为32Mbit 的Flash，U24为2Mbit的SRAM。 A 1.22 Flash 与 SRAM 地址线 D 0.15 Flash 与 SRAM 数据线 VRMEM_2.8V Flash I/O 电压 F_1.8V Flash 电压 RnW 读写许可信号nFOE Flash 与 SRAM 输出使能 (Active Low)FDP Flash 复位 /完全关机模式控制nCS0 Flash片选nCS1 SRAM片选 nBHE 高地址位字节打开nBLE 低地址位字节打开 VRRAM _2.8V SRAM电源十五. 电源：1. LDO(Low-Dropout) 电压发生器：电压发生器模块由七个子模块组成。LDO电压发生器产生线性电压提供给模拟和数字电路、CalpysoLite_G2 IC U7 (DSP) 处理器、外部存储器。 第一个LDO (VRDBB_1.5V Iota Pin J1 和 H2) 可编程电压发生器产生1.5 V 电压给CalpysoLite_G2 IC U7 (DSP)。由电池直接提供。 第二个LDO (VRIO_2.8V Iota Pin B1 和 B2) 产生 2.8V 电压给CALPYSOLITE_G2 IC U7 (DSP)，LCM 背景灯，U11/U12 (模拟开关)，Rita U15。由电池直接提供。 第三个LDO (VRMEM_2.8V Iota Pin G1) 是可编程电压发生器提供2.8 V 电压给flash U100 和 CalpysoLite_G2 IC U7 (DSP)存储接口I/O。它由电池直接提供。 第四个LDO (VRRAM_2.8V Iota Pin F1) 是可编程电压发生器提供2.8 V 电压给外部存储器 (SRAM 存储)。它直接由电池提供。 第五个LDO (VRABB_2.8V) 产生2.8 V电压给Iota U3的模拟功能部分。它由电池直接提供。 第六个 LDO (VRSIM Iota Pin B4) 是可编程电压发生器产生2.9 V 和1.8 V电压给SIM 卡和SIM卡驱动器。它直接由电池提供。 Iota U3 允许三种操作模式来产生电压： 1. 激活模式，电压发生器提供充足电源 2. 睡眠模式，电压发生器提供非常低的电源消耗 3. 关机模式，没有电压产生 电压发生器只在激活模式下运行，每个发生器有一个电压调整准备就绪信号RSU。在关机和备份状态，电压发生器根据系统要求设置为睡眠或关机模式。 产生的各电压通过电容(C14 C19)与地连接，这些电容除了滤波外，还能