基础电路设计(4)集中定数电路与分布定数电路.doc

基础电路设计（四）集中定数电路与分布定数电路 来源：中国PCB技术网 作者：高弘毅 发布时间：2007-06-06 02:05:18评论(0条) 前言由于实际作业潜伏许多图面无法表现的因素，因此电路无法发挥预期的特性与功能，是进行电路设计时必需有心理准备。一般而言电路分为低频电路与高频电 路两种，低频电路是将电阻、电容、线圈等电路组件定数视为集中定数，因此若用直流.交流电路理论计算分析，基本上就可作电路设计。信号传输方式可分为下列两种:*驱动端为低阻抗驱动(low impedance drive)，收信端为高阻抗驱动方式(此种方式成为低频波的整合对象)。*电压传输方式。设计低频电路与封装时几乎没有太多限制，因此可将导线的长度缩至极限，可是当频率变高时，印刷电路板的pattern立即丧失低阻抗的特性，基于特性阻抗 概念，此时必需将传输线路当作电路的一部份考虑。 何谓集中定数电路所谓的集中定数电路可用以下方式描述:(a)可根据电阻、电容、电感、半导体组件等线形组件，与非线形组件的组件定数进行电路设计由 于组件本身的寄生电感、浮游容量、电磁界具有可忽略的领域，因此低频电路的集中定数电路可根据直流.交流理论计算分析作电路设计，。clock概括性的动 作频率为数MHz至十几MHz左右，如果超越该范围组件本身的寄生电感、浮游容量就会逐一浮现，并对电路造成某种程度的影响。为了避免事后在该领域造成困 扰，将高频概念充分反映于电路设计乃是非常重要的一环。(b)根据频率决定可忽视线路长度与组件大小的领域集中定数电路涉及的范围相对于导体的长度，如果动作频率的波长很长时，基板内的某个位置内某些电路部位的信号，与信号源的位相、振幅几乎完全相同，而该条件亦是低频电路被视为集中定数电路的主要原因之一。(c)利用示波器作信号的时间轴分析如(b)项所述低频的位相概念可被忽略，因为该振幅刚好是位相上可忽略的领域，因此即使祇作振幅分析也不会造成任何不当，。(d)低频波增幅器的等化如上所述低频电路驱动端为低阻抗驱动，收信端为高阻抗驱动之电压传输方式，因此增幅器的等化式可用下式表示: 基准电压值可用dBV或是dBV表示，dBV是以1V为基准；dBV是以1V为基准。例如基准电压V1V，输出电压 1V以dBV表示时， 何谓分布定数电路所谓分布定数电路可用组件level与传输线路方式整理成如下:(a) 组件单体的lead inductance与浮游容量的影响，随着频率增高成为无法忽视的领域由图1、图2、图3是电阻、电容、电感的频率特性可知，设计高频电路时必需注意组件的频率特性，慎选适合电路规格的高频组件。图1 电阻的频率特性图2 大容量积层陶瓷电容的频率特性图3 chip induct的频率特性(b)传输线路需考虑分布于单位长度的传播方向，以R、C、L表示之组件如图4所示高频领域的传输电路，导体全部都会变成电感成份L，而导线之间可视为由浮游容量所构成的分布定数线路，也就是说在高频领域的传输电路可用下式表示，而电感L与浮游容量C可视为分布于长轴方向的传输电路， R与L则被忽略。 如此一来所构成的高频电路，虽然导体之间具有L与C的电抗(reactance)比导体原来的阻抗电感更优越，然而导线之间的浮游容量会使线路阻抗(impedance)下降，因此此时并无法当作单纯的两条低频线路考虑。有关传输线路的特性阻抗Zo可用下式表示: 图4的特性阻抗 值一般使用范围为50150。由于线路阻抗较小，因此设计时通常都希望驱动端具备较高的驱动能力，也就是说此时必需将传输线路当作电路的一部份考虑。通常高频信号传输会考虑整合条件，此时传输线路的特性阻抗， 设计上会变成传输线路传送高频电力，它的电压与电流比与距离无关，所到之处都是传输线路的固有值。然而实际上都会忽视电路上的R与G，因此驱动端与收 信端的输出入阻抗与传输线路的特性阻抗整合时，传输线路的任何位置的信号源波形，与位相性几乎都是相同信号，因此造成整体变成近似无位相概念的低频电路， 这意味着信号传送接收能否顺利整合，直接左右高频电路的信号传输。此外设计电路会涉及所谓的无损耗，根本上无损耗是表示传输信号电力能量无任何漏损， 因此电路中任何位置的信号，都必需维持与送信端相同的阻抗损耗level。图4 集中定数电路与分布定数电路的差异(c)将信号视为电力的流动将信号视为电力的流动是高频电路与低频电路最大差异点。高频电路是以全频率的波谱(spectre)为对象，因此必需用电力的入射波与反射波的概念处理。(d)时间轴与频率轴的分析高频电路的电路量测、分析与噪讯对策是以发生的频 率全领域为对象，因此必需作电压、电流与电力的分析，如果祇作时间轴的特性分析，就无法完整洞察频率轴上那个频率发生问题，如图5之实例为了解决问题，因 此不得不量测各次元频率轴的波形特性。所幸的是高频组件通常都会标示频率特性，因此对整合性时发挥极大的帮助图5 时间轴波形与频率轴波形的差异(e)高频波增幅器的等化高频波电路主要机能是捕捉电力的流动(亦即信号的传送与收信)，此时输出入条件例如定值输出入阻抗等等，就成为整合的基本要件。电力的等化是以dB表示，等化可利用下式求得: 如果dB以 dBm表示时，例如基准电力Ps=1mW ，获得输出电力P=100mW ，增幅器的等化就成为: 信号传输线路 高频电路基板的传输线路通常都会形成micro strip line，因此电路的输出入阻抗必需与线路的特性阻抗 整合，同时还需设法在传输线路上使线路不会产生不连续阻抗，以防止输出入端发生信号反射，如果阻抗发生不连续点，就会在该点产生以下现象:*波形发生变动(例如over shoot、under shoot、linking)。*误动作或是无法动作。*动作效率降低。事 实上电路封装时不可能取得理想的整合，尤其是高速/高频电路必需极力抑制失误(mismatching)。因此祇能在设计时间尽可能朝理想目标进行设计， 封装设计所残留的误差则利用实体进行检讨，最近利用模拟(simulation)分析作pattern设计与动作确认与电路的优化设计，虽然是非常重要的 手段，但是值得注意的是解决问题与改善对策，大部份是仰赖设计者的经验与知识，也就是说为了使高频电路能发挥预期的功能，设计者必需具备很高的知识水平。有关整合度它的表示方式虽然可分为数种，不过一般是使用VSWR与反射系数，VSWR越接近1表示反射越小，电路也就越接近理想状态。接着介绍strip line与传输线路的数字IC站立时间依存关系。(a)strip line如以上的说明高频电路的传输线路通常都会形成 micro strip line。由于线路是由电感与浮游容量所形成，因此信号线的下方会变成接地面(ground face，)，micro strip line与信号pattern的上下方，则形成电源或是接地面的strip line，它的结构与特性如图6所示。使用strip line可获得以下优点:*由于传输线路上可形成稳定且不具不连续点的阻抗，因此传输线路上不会发生反射与linking等波形变动现象。*具有抑制电磁波的放射。*可形成高频阻抗低ground face。*具有减低信号之间的cross talk(特性阻抗低越低效果越好)。图6 strip line与micro strip line的特性如果固定组件through hole发生电流滞留时该部位会产生反射，因此信号传输时对信号质量要求极高得模拟电路等部位必需格外谨慎处 理。利用模拟电路处理微弱信号时则必需注意信号level的差异，如果因物理位置关系偏离或是高速数字信号之间的失真造成问题时，就需在信号之间实施接地 线等对策。如图6所示strip line的特性取决于线路的宽度、诱导体的厚度与诱导率，因此可配合电路组件设计特性阻抗。基于成本的考虑设计特性阻抗时通常是使用双面基板，不过双面基 板不易形成接地，因此不得不利用导线pattern作为inductor来设计特性阻抗。适用双面基板的clock，它的频率通常局限于数MHz至数十 MHz之间，除此之外使用双面基板时必需尽量缩短重要部位的导线pattern长度。clock的频率超过上述范围时，可能会发生over shoot、under shoot等不整合特有的现象，因此观察波形消弭造成组件劣化与误动作的原因，乃是非常重要的手段之一。此外由于不易取得低阻抗的电源与接地面，经常造成 EMC可靠性测试无法满足预期目标。因此尽可能加宽双面基板电源与接地pattern，同时利用表、里pattern尽量增加对向面积，成为常用而且是有 效的对策。不过基板层数的选用仍需根据设计目标与成本，作多方面的检讨才能决定设计方向。(b)数字IC站立时间与传输线路的关系图7是数字IC的站立时间与传输线路长度视为分布定数电路时的领域关系。假设线路长度为 ，数字IC的站立时间(或下降时间)为tr(ns) ，信号的传输延迟时间为Td(ns/m) ，印刷电路板的诱电率为r 时，作为分布定数电路的长度可用下式表示 由于图7就是建立于上式关系，因此由图可找出即使未视为分布定数电路线时的线路长度与站立时间的关系。例如使用站立时间迟缓的IC时，即使导线 pattern的长度不长，集中定