数字电路实验讲义2012.doc

数字电路实验讲义曲师大物理工程学院通信与信息系统教研室二0一二年三月 目 录实验一、数字实验箱的使用及基本门电路的逻辑功能1实验二 组合电路的实验分析8实验三 组合逻辑电路的设计12实验四 译码器14实验五 触发器21实验六 移位寄存器26实验七 集成计数器 31实验八 555定时器及其应用37实验九 数字电路的简单应用42附录一 XC16B双脉冲信号发生器43附录二 WLH型数字电路实验箱46实验一 数字实验箱的使用及基本门电路的逻辑功能一、实验目的： 1、熟悉型数字实验箱的结构和使用方法。 2、掌握基本门电路的逻辑功能及测试方法。二、实验原理 1、数字逻辑实验箱 目前数字电路的实验，通常都在数字逻辑实验箱上进行，实验箱一般包括以下几个部分组成： 直流稳压电源 脉冲源 逻辑电平显示数据电平开关 BCD七段译码显示 IC插座及自锁紧插孔 阻容元件区 电位器组 WLH型数字逻辑实验箱的结构及使用方法见附录二。 2、基本门电路的逻辑功能 常用基本门电路有“与”、“或”、“非”、“与非”、“或非”、“与或非”、“异或”，它们的逻辑表达式及逻辑符号为： 与门Z=ABCD 或门Z=A+B+C 非门Z= 与非门Z= 或非门Z= 异或门Z= 与或非门Z=三、实验设备 1、数字逻辑实验箱一台 2、TTL与非门（74LS20）二块，或非门（74LS27）一块，与或非门（74LS51）一块，异或门（74LS86）一块。 几种门电路外引线排列如图11所示。四、实验内容与步骤 1、数字逻辑实验箱的使用 （1）将八个电平控制开关（K1K8）的输出插孔与八个电平指示器的输入插孔（L1L8）依次接通，当开关向上扳时，输出高电平即逻辑1，开关向下扳时，输出低电平即逻辑0，扳动开关观察电平指示器的L1L8，使其输出00000000，11110000，01010101，11111111时，观察电平指示器的指示是否与之相一致。 （2）将电平控制开关K4、K3、K2、K1的输出插孔与BCD码显示器的低位输入端D1、C1、B1、A1依次接通，将电平控制开关K8、K7、K6、K5的输出插孔与BCD码显示器的低位输入端D2、C2、B2、A2依次接通，扳动控制开关其输出为：00000000、00010001、00100010、00110011、01010101、01100110、10001000、10011001，观察数码管显示的数字，看能否显示099的任意数。 2、基本门电路逻辑功能的测试 （1）或非门逻辑功能的测试 将或非门74LS27插入实验插座上。 按图12接线，门的输入段3、4、5分别接逻辑开关K1、K2、K3的逻辑电平输出插孔，门的输出端6接电平指示器输入端L1，若发光二极管亮表示门的输出状态为“1”，若发光二极管不亮表示门的输出状态为“0”。门的7端接地，14端接+5V。使输入端（3、4、5）为表11情况下，分别测出输出端（6）的逻辑状态，并将结果填入表11中。表11输入输出ABCZ000001010011100101110111 （2）与或非门逻辑功能的测试 将与或非门74LS51插入实验插座上。按图13连接好电路。 接通电源，按表12的要求进行实验。将测得的结果填入表中。表1-2输入输出ABCDZ0000000110101011010001010110011111101111 （3）异或门逻辑功能的测试 将异或门74LS86插入实验插座上。按图14连接好电路。 接通电源，按表13的要求进行实验。将测得的结果填入表中。表1-3输入输出ABZ00011011 （4）与非门逻辑功能的测试 将与非门74LS20插入实验插座上。按图15连接好电路。 接通电源，按表14的要求进行实验。将测得的结果填入表中。表14输入输出ABCDZ00001000100111001101111001111111 （5）利用与非门组成其它逻辑门，并测试其逻辑功能 非门74LS20是四输入端双与非门，前面的实验只用了一个与非门，现在将另一个与非门按图16接成非门。接通电源，按表15的要求进行实验，并将测得的结果填入表中。表1-5输入输出9（A）8（Z）01 与门 将与门的表达式变换成与非与非表达式 Z=表16输入输出1（A）2（B）4（C）5（D）8（Z）00001000100111001101111001111111 由表达式知，用两个与非门可组成与门，将双与非门74LS20按图17连接成与门电路，接通电源，按表16进行功能测试，将测得的结果填入表中。 或门 将或门的表达式变换成与非与非表达式 Z= 由表达式知，这里要四个与非门组成或门。用两只74LS20，按图18连接成门电路，接通电源，按表17进行功能测试，将测得的结果填入表中。表17输入输出ABCZ000001010011100101110111 五、实验报告要求 1、画出测试电路，将实验结果列表记录。 2、用语言叙述各种门电路的逻辑功能。 3、与非门器件中，有多余的（不用的）输入端应如何处置？或非门多余输入端如何处理？ 4、异或门的两个输入端中，一个为信号输入端，另一个为控制端。要想使输出信号与输入相同，应加什么样的控制信号？若要使输出与输入反向，又应加什么样的控制信号？实验二 组合电路的实验分析一、实验目的 1、掌握组合电路的分析方法 2、验证半加器、全加器的逻辑功能二、实验原理 组合电路的分析就是根据所给定的逻辑电路，求出该电路的逻辑功能。组合逻辑电路的分析方法是：首先对给定的逻辑电路根据逻辑门的连接方法，逐级写出相应的逻辑表达式；然后写出输出函数的逻辑表达式。这样写出的逻辑表达式不一定是最简单的，还需要进行化简以得到最简的表达式。如果需要，可以由表达式求出真值表。组合逻辑电路的实验分析，就是通过实验看出输入为各种可能的不同取值时所对应的输出函数值，从而得到真值表，根据真值表就可以写出逻辑表达式。三、实验设备 1、数字逻辑实验箱 2、与非门74LS00一块 异或门74LS86一块 四位全加器74LS83一块 74LS00的外引线排列如图21所示。表21输入输出ABSC00011011四、实验内容与步骤 1、半加器逻辑功能测试 （1）写出图22所示电路的输出函数S、C的逻辑表达式并进行化简。 (2）用与非门74LS00和异或门74LS86按图22接线，将输入端A、B接电平控制开关插孔，输出端S、C分别接电平指示器插孔，接好后，进行测试。 （3）使输入端A、B分别为表21的情况下，测出输出端S、C的逻辑状态，并将测量结果填入表21中。 （4）根据表41写出输出函数S、C的表达式并化简再与（1）中所写的表达式进行比较，看两者是否一致。表22输入输出AnBnCn-1SnCn000001010011100101110111 2、全加器逻辑功能的测试 （1）写出图23所示电路的输出函数Sn 、Cn 的逻辑表达式，并进行化简。 （2）用与非门74LS00和异或门74LS86按图23接线，将输入端An、Bn 、Cn1接电平控制开关插孔，输出端Sn 、Cn 分别接电平指示器插孔，接好后，进行测试。 （3）输入端An、Bn 、Cn1分别为表22的情况下，测出输出端Sn 、Cn 的逻辑状态，并将测量结果填入表22中。 （4）根据表22写出输出函数Sn 、Cn 的表达式并化简再与（1）中所写的表达式进行比较，看两者是否一致。 3、四位二进制全加器逻辑功能的测试 （1）四位二进制全加器简单介绍：74LS83是四位二进制全加器，其外引线排列如图24所示 。图中A4、A3、A2、A1为一个四位二进制数的输入端，B4、B3、B2、B1为另一个四位二进制数的输入端，C0为低位来的进位来的输入端，S4、S3、S2、S1 和C4 是两个四位二进制数相加的和及向高位进位的输出端。 （2）电路连接：将A4、A3、A2、A1和B4、B3、B2、B1接八个电平控制开关插孔，S4、S3、S2、S1 和C4 分别接电平指示器插孔，C0接地（逻辑“0”）或+5V（逻辑“1”），12脚接地，5脚接+5V。 （3）功能测试：使A4、A3、A2、A1和B4、B3、B2、B1和C0按表44要求改变电平，测输出端S4、S3、S2、S1 和C4 的逻辑电平，填入表中。 （4）两个四位二进制数为表24的情况下，用笔计算两数相加的和与进位，看与实验结果是否一致。表23输入输 出C0A4A3A2A1B4B3B2B1C4S4S3S2S10000000001001100011101010010110111111111五、实验报告要求 1、画出半加器和全加器的实验电路。 2、整理实验测试结果，分析其逻辑功能。 3、总结组合逻辑电路的分析方法。实验三 组合逻辑电路的设计一、实验目的 掌握组合逻辑电路的设计方法，并通过实验结果验证理论知识。二、设计内容 1、设计一个半减器：使之能完成两个一位二进制数A和B的减法运算（不考虑低位的借位），输出差和向高位的借位。 2、设计一个表决电路：三个输入A、B、C中有两个或两个以上为1时，输出为1，否则输出为0。 3、设计一个比较电路，能对两个两位二进制数A=A2A1，B=B2B1进行比较，当A=B时，输出函数G=1；当AB时，输出函数M=1；当AB时，输出函数N=1（提示：求出M、N之后，利用G+M+N=1求G）。三、实验设备 1、数字逻辑实验箱一台 2、四输入端双与非门（74LS20）一块 两输入端与非门（74LS00）三块四、实验要求 根据设计要求，列出真值表，利用卡诺图（或公式）求出电路的最简与或表达式，根据给定的器件对表达式进行必要的变换，画出逻辑电路图，按设计的电路接线进行实验，检查其功能是否符合设计要求。五、实验报告要求 1、详细写明整个设计过程 2、将实验步骤及实验结果叙述清楚。 附注：下图是两个二位二进制数比较器的参考电路。实验四 译码器一、实验目的1、掌握中规模集成电路译码器的工作原理及逻辑功能。2、学习译码器的灵活应用。二、实验设备1、SAC-DS4数字逻辑电路实验箱 1个2、74LS138 3-8线译码器 2片3、74LS20 双四输入与非门 1片三、实验内容与步骤74LS138管脚图见附录，其与非门组成逻辑图见图4-1。图4-1控制输入端S1=1，S2=S3=0，译码器工作，否则译码器禁止，所有输出端均为高电平。1、译码器逻辑功能测试1) 按图4-2接线。 图4-22) 根据表4-1，利用开关设置S1、S2、S3、及A2、A1、A0的状态，借助指示灯或万用表观测Q0-Q7的状态，记入表4-1中。表4-1输 入输 出 S1S2S3A2A1A0Q0Q1Q2Q3Q4Q5Q6Q7011100000100001100010100011100100100101100110100111 2、 用两片74LS138组成4-16线译码器按图4-3接线，利用开关改变输入D0-D3的状态，借助指示灯或万用表监测输出端，记入表4-2中，写出各输出端的逻辑函数。 图4-3表4-2输 入输 出D3D2D1D0Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q11Q12Q13Q14Q1500000001001000110100010101100111100010011010101111001101111011113、利用译码器组成全加器线路 用74LS138和74LS20按图4-4接线，74LS20芯片14脚接 +5v,7脚接地.利用开关改变输入Ai、Bi、Ci-1的状态，借助指示灯或万用表观测输出Si、Ci的状态，记入表4-3中，写出输出端的逻辑表达式。 图4-4 表4-3 输 入输 出S1AiBiCi-1SiCi0100010011010101111001101111011114、利用显示译码器4511和共阴极数码管组成一位BCD码显示线路CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码七段码译码器，特点如下：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器。CD4511 是一片 CMOS BCD锁存/7 段译码/驱动器，引脚排列如图 2 所示。其中a b c d 为 BCD 码输入，a为最低位。LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时， B1端应加高电平。另外 CD4511有拒绝伪码的特点，当输入数据越过十进制数9(1001)时，显示字形也自行消隐。LE是锁存控制端，高电平时锁存，低电平时传输数据。ag是 7 段输出，可驱动共阴LED数码管。另外，CD4511显示数“6”时，a段消隐；显示数“9”时，d段消隐，所以显示6、9这两个数时，字形不太美观 。所谓共阴 LED 数码管是指 7 段 LED 的阴极是连在一起的，在应用中应接地。限流电阻要根据电源电压来选取，电源电压5V时可使用300的限流电阻。其功能介绍如下： BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。 A3、A2、A1、A0、为8421BCD码输入端。 a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。 CD4511的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可. 怎样测量数码管引脚，分共阴和共阳?首先找公共共阴和公共共阳，我们找个电源（3到5伏）和1个1K（几百的也欧的也行）的电阻，VCC串接个电阻后和GND接在任意2个脚上，组合有很多，但总有一个LED会发光的找到一个就够了，然后用GND不动，VCC（串电阻）逐个碰剩下的脚，如果有多个LED（一般是8个），那它就是共阴的了。相反用VCC不动，GND逐个碰剩下的脚，如果有多个LED（一般是8个），那它就是共阳的。也可以直接用数字万用表，红表笔是电源的正极，黑表笔是电源的负极 四、实验报告要求：1、整理各步实验结果，列出相应实测真值表。2、总结译码器的逻辑功能及灵活应用情况。3、交出完整的实验报告。实验五 触发器一、实验目的 1、学习触发器逻辑功能的测试方法 2、学习基本RS触发器，JK触发器，D触发器的逻辑功能及触发方式。 3、了解不同触发器之间的相互转换。二、实验原理 基本RS触发器可由两个与非门交叉耦合构成，其逻辑图如图51所示，Q、为两个输出端，、为置0端和置1端。它是通过向或置入负脉冲而使触发器置0或置1的。基本RS触发器不受时钟脉冲控制，通常又称为直接置位、复位触发器。、称为直接置位、复位端。 D触发器的逻辑图如图52所示，Q、为两个输出端，、为直接置位、复位端，CP为时钟脉冲输入端，D为信号输入端，根据D输入的值不同（0或1），在时钟脉冲（上升沿）到来后，触发器被置0或置1。JK触发器的逻辑图如图53所示。J、K为信号输入端，根据JK输入的值不同，在时钟脉冲（下降沿）到来后，触发器的状态被置0、置1，保持或翻转。 每一种集成触发器都有固定的逻辑功能，一种触发器加上适当的转换电路，可以构成另一种触发器。转换前后的功能虽然不同，但触发方式相同。三三、实验设备 1、数字逻辑实验箱一只 2、SR8双踪示波器一台 3、双JK触发器74LS76一块 双D触发器74LS74一块 四与非们74LS00一块 74LS76和74LS74的外引线排列如图54所示。四、实验内容与步骤 1、基本RS触发器逻辑功能测试 （1）用74LS00的两个与非门按图55接成基本RS触发器，将、分别接电平控制开关插孔，Q、端分别接电平指示器插孔。 （2）改变、的电平状态，实现触发器置0置1，观察相应的输出状态，并将观察结果填入表51中。 （3）验证触发器的“不稳定状态”。使和连在一起，同时置0或置1，重复多次。注意观察可以出现，当=0时，Q=1，但当和同时由0变为1时，Q和哪一端为1，哪一端为0？ 表51Q触发器状态01101100 2、D触发器逻辑功能测试 （1）用一块集成D触发器74LLS74，按图66接线，、D端分别接电平控制开关插孔K1、K2、K3，CP端接单脉冲输出插孔P+，Q、端分别接电平指示器插孔L1、L2。 （2）直接置0、置1功能测试 按表62的要求，改变、（D和CP处于任意状态），测试、的功能，并将测试结果填入表中。 （3）逻辑功能测试将和端置1，按表53的要求进行实验，并将测试结果填入表中。 表52Q1100110101 表53DCPQn+1Qn=0Qn=10011010110 3、JK触发器逻辑功能测试 （1）用一块集成JK触发器74LLS76，按图57接线，、J、K端分别接电平控制开关插孔K1、K2、K3、K4，CP端接单脉冲输出插孔P+，Q、端分别接电平指示器插孔L1、L2。 （2）直接置0、置1功能测试按表64的要求，改变、（J、K和CP处于任意状态），测试、的功能，并将测试结果填入表中。 （3）逻辑功能测试 将和端置1，按表65的要求进行实验，并将测试结果填入表中。 表54Q1100110101 表55JKCPQn+1Qn=0Qn=1000110010110100110110110 4、触发器之间的相互转换，请完成转换并自己设计数据表。 （1）将JK触发器转换成T触发器，验证其逻辑功能。 （2）将D触发器转换成T触发器，验证其逻辑功能。从CP端输入3.5V的连续脉冲，用双踪示波器观察并画出触发器的输入输出波形。 以下两项为选作内容： （3）将D触发器转换成JK触发器，验证其逻辑功能。 （4）将JK触发器转换成D触发器，验证其逻辑功能。五、实验报告要求 1、根据实验内容的要求，整理实验中测试和观察到的结果。 2、总结各种触发器的逻辑功能，触发方式。 3、画出JK触发器转换成D、T、T触发器和D触发器转换成JK、T、T触发器的转换电路。实验六 移位寄存器一、实验目的 1、掌握移位寄存器的工作原理，逻辑功能及应用。 2、熟悉环形计数器的逻辑功能及特点。 3、掌握二进制码的串行并行转换技术和二进制码的传输。二、实验设备1、数字逻辑电路实验箱 1个2、74LS74 双D触发器 2片3、74LS194 四位双向通用移位寄存器 2片三、实验内容与步骤 1.测试单向右移寄存器的逻辑功能(1) 用两块74LS74按图61接好实验电路。74LS74芯片14脚接+5V,7脚接地。图61(2) 利用直接复位端RD（SD =1 、RD =101）先使寄存器清“0”（Q1 Q2 Q3 Q4 =0000）；然后使D1 =1，在CP1 CP4 （4个CP）作用下，4个“1”信号寄存于该寄存器中；之后再使D10，在CP5CP8（4个CP）作用下4个“0”信号寄存于该寄存器中，将结果记入表61中。 表61 CPRDSDD1Q1 Q2Q3Q400111112111311141115110611071108110任意状态(3) 将D1和Q4通过非门相连，构成右移循环计数器, 在CP脉冲作用下，观察循环右移功能，将实验结果记入表62中。 表62CP Q1 Q2Q3Q40011112113114115116117118112.测试环形计数器的逻辑功能用两片74LS74双D触发器，按图62接线，74LS74芯片14脚接+5V,7脚接地。图62 由上图可以看出每个触发器的状态转换关系，为Q1n+1=Q4，Q2n+1=Q1，Q3n+1=Q4，Q4n+1=Q1，由此很容易得到系统状态转换流程图,如图93所示。如果初始状态为1000，则主计数循环就循环一个“1”，经过四个时钟周期循环一次，其循环长度为4。除主循环以外的其它状态是正常工作所不会出现的,一旦进入无效状态，就再也回不到主计数循环中去了，这就是非自启动的情况。 图633.测试四位双向移位寄存器的逻辑功能74LS194（T453）是由四个触发器和若干个逻辑门组成的TTL中规模集成电路，其管脚引线见附录，逻辑图见图4。Q1 、Q2 、Q3 、Q4 是并行输出端；CP是时钟脉冲输入端；D1D2D3D4是数据并行输入端；Cr是清零端；SRSL分别是右移和左移工作方式数据输入端；S1S0是工作方式控制端，它的四种不同组合分别代表送数（S1S0=11）、保持（S1S0=00）、右移（S1S0=01）、左移（S1S0=10）四种不同工作状态。图64 74LS194四位双向移位寄存器逻辑电路(1) 按图 64接线， 74LS194芯片16脚接+5V,8脚接地。(2) 按表63检查74LS194的功能。 表63 序输 入输 出功能CrS1 S0串 行并 行CPQA QB QC QDSL（左移串入）SR（右移串入）A B C D10 0 0 0 0清零21 1QA0 QB0 QC0 QD0保持311 1DA DB DC DDDA DB DC DD送数411 01 QB QC QD 1左移511 00 QB QC QD 0610 11 1 QA QB QC右移710 10 0 QA QB QC810 0 QA0 QB0 QC0 QD0保持清除：Cr=0，S1、S0、CP、SR、SL、A 、B 、C、D均为任意时，移位寄存器清零，即QA QB QC QD0000。 送数：S1S0=11，Cr=1时，让DA DB DC DD =0011，SRSL为任意状态。在CP端输入脉冲后，则数据0011存入寄存器中，（即：QA QB QC QD =DA DB DC DD=0011）。保持：S1S0=00，Cr=CP=1，SR、SL、A 、B 、C、D均为任意态时，寄存器保持原态（即QA0 QB0 QC0 QD0）不变。右移：S1S0=01，Cr=1，SL、A 、B 、C、D均为任意态，SR（右移时的数据串行输入端）=1时，加入4个CP后，4个1寄存（移）到寄存器中，即QA QB QC QD =1111：此时将SR=0，再加入4个CP后，4个0寄存（移）到寄存器中，即QA QB QC QD =0000。 左移：S1S0=10，Cr=1，SR、A 、B 、C、D均为任意态，右移时的串行数据输入端SL=1时，加入4个CP后，4个1 寄存（移）到寄存器中，即QA QB QC QD =1111，此时将SL=0，再加入4个CP后，4个0寄存（移）到寄存器中，即QA QB QC QD =0000。(2)循环右移，接线不变，将SR与QD相连（SR与电平输出断开）。送数：S1S0=11，Cr=1，让DA DB DC DD=0011，SL为任意状态，来一个CP后，0011存入寄存器中，即QA QB QC QD =0011。循环右移：S1S0=01，Cr=1，不停输入CP可实现循环右移的功能（即第1个CP作用后，QA QB QC QD =1001，第4个CP作用后QA QB QC QD =0011）。(3)循环左移：接线不变，将SL与QA相连（SL与电平输出断开） 送数：S1S0=11，Cr=1，让DA DB DC DD=0011，SR为任意状态。来一个CP后，0011存入寄存器中，即QA QB QC QD =0011。 循环左移：S1S0=10，Cr=1。不停地输入CP可实现左移功能（即第一个CP作用后QA QB QC QD =0110；第2个CP作用后，QA QB QC QD =1100；第3 个CP作用后QA QB QC QD =1001；第4个CP作用后QA QB QC QD =0011）。(4)串入并出：接线不变。 右移方式串入并出：数据以串行方式加入SR端（低位在前，高位在后），移位方式控制端置右移方式（S1S0=01），在4个CP脉冲作用下，将四位二进制码送入寄存器中，在QAQD端获得并行的二进制码输出。 左移方式串入并出：数据以串行方式加入SL端（高位在前，低位在后），移位方式控制端置左移方式（S1S0=10），在四个CP 作用下，将四位二进制码送入寄存器中，在QA QB QC QD端获得并行的二进制码输出。(5)并入串出：接线不变。数据以并行方式加至Q1Q4输入端，工作方式控制端S1S0先实现送数（S1S0=11）。在CP作用下，将二进制数存入寄存器中（即QA QB QC QD =DA DB DC DD）。然后按左移方式（S1S0=10）在4个CP作用后，数据从Q1端串出（低位在前，高位在后）；也可以按右移方式（S1S0=01），在4个CP作用后，数据在QD端串出（高位在前，低位在后）。4.二进制码的传输 二进制码的串行传输在计算机的接口电路及计算机通信中是十分有用的。图9-3是二进制码串行传输电路。图中74LS194（1） 作为发送端；74LS194（2） 作为接收端。为了实现传输功能，必须采取如下两步： (1) 先使数据DA DB DC DD = 0101并行输入到（194）1 中（S1S0=11,）。（2）采用右移方式（S1S0=01）将74LS194（1） 中的数据传送到74LS194（2） 中。输入4个CP后,实现数据串行传输,这时在74LS194（2）的输出端QA QB QC QD获得并行数据DA DB DC DD , 继续输入4个CP后,数据串行输出,将结果记入表6-4中。 图 6-3 表6-4工作方式CP194（1）194（2）控制端S1 S0Q7 Q6 Q5 Q4Q3 Q2 Q1 Q0送数1 11右移0 12右移0 13右移0 14右移0 15右移0 16右移0 17右移0 18四、实验报告要求 1.整理实验结果填入表格中。2.分析74LS194的逻辑功能。3.交出完整的实验报告。实验七 集成计数器一、实验目的 1、了解集成单元二十进制计数器的各种功能。 2、学会计数器的组连并组成任意进制计数器。二、实验原理 74LS160是集成单元二十进制同步计数器，它除计数外，还有全复0，状态预置，保持等功能。 计数器74LS160的外引线排列如图71所示，其功能表如表81所示，由功能表可以看出：CP为计数脉冲输入端；Cr是复位控制端，当Cr为低电平时，不管其它输入信号如何，计数器立即恢复到0000状态，LD为状态预置控制端。当Cr=1，LD=0，且CP端输入一个上升沿时，将使输入的A、B、C、D状态预置到计数器的状态QA，QB，QC，QD 上去了，P和T都是保持控制端，当Cr=LD=1，而P或T为0时，不管有无CP信号及ABCD如何，计数器将保持原状态不变，只有当Cr、LD、P、T四个控制端全为高电平1时，计数器才能按8421码计数，而且状态是在CP上升沿时翻转。此外还有进位输出端Oc；它的作用是每计数至1001时，输出一个宽度等于计数脉冲周期的正脉冲信号。 两个十进制计数器可以组成一个1010=100进制的计数器，连接方式如图72所示，个位计数器的进位输出端Oc就作为十位计数器的CP输入，当个位计数器从0开始输入十个计数脉冲时，其Oc端输出一个下降沿，经G倒相，就成为十位计数器翻转所需要的上升沿。在100进制计数器的基础上，加上一定的复位反馈电路，可以构成100以内的任意进制计数器。本实验要求构成27进制计数器，也就是当十位计数器状态成为0010，个位计数器状态成为0111时，产生一个复位信号，使两位计数器的状态返回到0000状态。图73电路能实现上述要求。当计数到27时，QA、QB、QC、QB均为1，与非门G输出为0，使两位计数器复位。 表71输入输出CPCrLDPTABCDQAQBQCQD00000上升沿L0ABCDABCD110保持110保持1111计数三、实验设备 1、数字逻辑实验箱一台 2、万用表一块 3、二十进制计数器74LS160二块 4、四输入双与非门74LS20一块四、实验内容与步骤 1、74LS160功能测试 （1）电路连接：按图84连接电路，计数器的输出端QA，QB，QC，QD和进位端C分别接电平指示器插孔L1、L2、L3、L4、L5。数据输入端A、B、C、D接电平控制开关K1、K2、K3、K4的插孔，连接时要注意A、B、C、D与QA，QB，QC，QD 的对应关系，其中D和QD 为最高位，A和QA 为最低位，将复位端Cr，预置端LD，保持端P、T分别接K5、K6、K7的插孔，计数脉冲输入端CP接单脉冲输出插孔P+，8脚接地，16脚接+5V。 （2）复位功能测试：将电平控制开关K5向下扳动一下，使CP瞬时为0，观察计数器的状态（电平指示器）是否为0000，（如果接通电源后计数器的状态就为0000，可将这一步放在状态预置之后）。 （3）计数功能测试：使Cr、LD、C、P端均为1，计数器由0状态开始，按动按钮“P”产生一系列脉冲，观察计数器的状态变化规律，将结果填入