VHDL电子琴的设计.doc

目 录摘 要IAbstractII1 前言11.1 设计目的11.2 设计内容12 总体方案设计12.1设计思路12.2方案比较13 EDA、VHDL简介13.1 EDA技术13.2 VHDL语言特点23.3 VHDL的设计流程23.3.1设计输入33.3.2综合33.3.3布局布线43.3.4仿真43.3.5下载和硬件测试44 电子琴的设计过程44.1使用平台介绍44.2系统组成54.2.1 EP1C12Q240C8芯片介绍54.2.2 时钟和复位电路64.2.3 蜂鸣器电路64.2.4独立按键电路74.2.5 配置电路74.3 工作原理84.4 电路设计模块94.4.1 顶层模块(top)的设计94.4.2自动演奏模块(automusic)的设计94.4.3音调发生器模块(tone)的设计104.4.4数控分频模块（speaker）的设计104.4.5锁相环部分104.4.6分频器部分115 系统测试及参数115.1测试使用的仪器115.2引脚锁定115.3测试方法125.4指标测试和测试结果126 设计总结12参考文献14附录15致 谢21 摘 要EDA技术在电子信息、通信、自动控制用计算机等领域的重要性日益突出。本程序设计的是简易电子琴的设计。采用EDA作为开发工具，VHDL语言为硬件描述语言，quartus II作为程序运行平台，所开发的程序通过调试运行、波形仿真验证，初步实现了设计目标。本程序使用的硬件描述语言VHDL，可以大大降低了硬件数字系统设计的入门级别，核心是一数控分频器，对输入的脉冲进行分频，得到每个音阶对应的频率，由此实现简易电子琴的发音功能。电子琴可演奏由键盘输入的音阶，同时在数码管上显示对应音节的频率。本设计基于超高速硬件描述语言VHDL在Altera公司的Cyclone系列的EP1C12Q240C8芯片上编程实现。 关键词：电子琴；课程设计；EDA；VHDLAbstractEDA technology in the electronic information, communication, automatic control computer and other areas of the growing importance outstanding. This design program is simple keyboard design. Using EDA tools, VHDL language as a development for hardware description language, quartus II as program operation platform, developed the program through the post-sale service, the waveform simulation validation, preliminarily realized design goal. This program USES hardware description language VHDL can be greatly reduced the hardware digital system design of introductory level, core is a numerical control points, the frequency of an input pulses of split frequency, get each octave frequency, thus realizing the corresponding simple keyboard pronunciation function. Keyboard can be played by keyboard input the octave, while in digital tube display on the frequency of corresponding syllable. This design based on ultra-high speed VHDL VHDL Altera company in Cyclone series of EP1C12Q240C8 chip programming realization.Key words: Keyboard; Course design; EDA, VHDL II1 前言1.1 设计目的巩固和运用所学课程，理论联系实际，提高分析、解决计算机技术实际问题的独立工作能力，通过对一个简易的八音符电子琴的设计，进一步加深对计算机原理以及数字电路应用技术方面的了解与认识，进一步熟悉数字电路系统设计、制作与调试的方法和步骤。巩固所学课堂知识，理论联系实际，提高分析、解决计算机技术实际问题的独立工作能力。为了进一步了解计算机组成原理与系统结构，深入学习EDA技术，用VHDL语言去控制将会使我可以更好地掌握有关本专业的知识。1.2 设计内容本设计基本部分是用VHDL语言设计一个简易的八音符电子琴，在 Quartus II 平台下下载到Cyclone系列的EP1C12Q240C8芯片中，该电路设计能够实现DO、RE、MI、FA等八个音调的电子琴；发挥部分是设计一乐曲自动演奏器，用户自己编制乐曲存入电子琴，电子琴可以完成自动演奏。2 总体方案设计2.1设计思路通过可编程逻辑器件（PLD）和VHDL硬件描述引言来实现电子琴的基本部分和发挥部分的设计。对于基本部分，设计的主体是数控分频器，对输入的频率进行分频，得到各个音阶对应的频率最为输出。当按下不同的键时发出不同的声音。对于发挥部分，则在原设计的基础上，增加一个乐曲存储模块，代替了键盘输入，产生节拍控制（index数据存留时间）和音阶选择信号，即在此模块中可存放一个乐曲曲谱真值表，由一个计数器来控制此真值表的输出，而由此计数器的计数时钟信号作为乐曲节拍控制信号，从而可以设计出一个纯硬件的乐曲自动演奏电路。2.2方案比较方案一：由单片机来完成设计。可用单片机控制键盘的输入，以及产生相应的频率信号作为输出。目前，单片机的功能已比较强大，集成度日益增高且其设计和控制比较容易。但是由于在传统的单片机设计系统中必须使用许多分立元件组成单片机的外围电路，如锁存器，译码器等都需要单独的电路，因此整个系统显得十分复杂，抗干扰性差，在运行过程中容易死机或进入死循环，可靠性降低，而功耗费用增高。 方案二：利用PLC来完成设计。目前利用PLC的技术已经比较成熟。PLC有其优点，其性能优异，体积小，可靠性和精度都比较好，在电子琴的设计中可采用PLC来完成硬件的控制，但是用PLC实现编程相对比较复杂，对于电子琴这种小型设计来说成本过高。 方案三：利用可编程逻辑器件PLD来完成该设计。利用PLD可以很好的解决上述的问题。它的成品体积小，适合电子琴这种小型设计。其性能稳定，控制精度高（Xilinx公司的高密度，高速可预测延时，高性能系列芯片），易于管理和屏蔽，抗干扰能力强，可靠性高。 综上，在本设计中选择第三种方案最优。3 EDA、VHDL简介3.1 EDA技术EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。 利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。本文所指的EDA技术，主要针对电子电路设计、PCB设计和IC设计。3.2 VHDL语言特点VHDL是一种用来描述数字逻辑系统的“编程语言”它的全名是Very-High-Speed Integrated Circuit HardwareDescription Language。它源于美国政府于1980年开始启动的超高速集成电路计划,VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分,及端口）和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。应用VHDL进行工程设计的优点是多方面的。VHDL的应用必将成为当前以及未来EDA解决方案的核心，更是整个电子逻辑系统设计的核心。采用VHDL语言具有如下特点：（1）VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。（2）VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共同并行工作才能实现。（3）VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。（4）对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动的把VHDL描述设计转变成门级网表。（5）VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。3.3 VHDL的设计流程 在用VHDL语言来设计电路时,主要的过程是这样的：如图1所示：它是基于EDA软件的FPGA开发流程框图，对于目前流行的用于FPGA开发的EDA软件，图1所示的设计具有普遍性。 图1 FPGA的EDA开发流程3.3.1设计输入将电路系统以一定的方式输入计算机，是在EDA软件平台上对FPGA/CPLD开发的最初步骤。通常，使用EDA工具的设计输入可分为以下两种类型。（1）图形输入：图行输入通常包括原理图输入、状态图输入和波形图输入等方法。状态图输入法就是根据电路的控制条件和不同的转换格式，用绘图的方法在EDA工具的状态图编辑器上绘出状态图，然后由EDA编译器和综合器将此状态变化流程图形编译综合成电路网表。波形图输入法则是将待设计的电路看成是一个黑盒子，只需告诉EDA工具该黑盒子电路的输入和输出时序波形图，EDA工具即能据此完成黑盒子电路的设计。原理图输入方法是一种类似与传统电子设计方法的原理图编辑输入，即在EDA软件的图形编辑界面上绘制能完成特定功能的电路原理图。原理图由逻辑器件和连接线构成。 （2）硬件描述语言文本输入：这种方式与传统的计算机软件语言编辑输入基本一致，就是将使用了某种硬件描述语言（HDL）的电路设计文本，如VHDL或Verilog HDL的源程序，进行编辑输入。3.3.2综合综合，其字面含义应该为把抽象的实体结合成单个或统一的实体。因此，综合就是把某些东西结合到一起，把设计抽象层次中的一种表述转化成另一种表述的过程。对于电子设计领域的综合概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配而成的过程。事实上，设计过程中的每一个步骤都可称为一个综合环节。设计过程通常从高层次的行为描述开始，以最底层的结构描述结束，每个综合步骤都是上一层次的转换。（1）从自然语言表述转换到VHDL语言算法表述，是自然语言综合。（2）从算法表述转换到寄存器传输级（Register Transport Level，RTL）表述，即从行为领域到结构领域的综合，是行为的综合。（3）从RTL级表述转换到逻辑门（包括触发器）的表述，即逻辑综合。（4）从逻辑门表述到版图表述（ASIC设计），或转换到FPGA的配置网络表文件，可称为版图或结构综合。一般地，综合是仅对应与HDL而言的，利用HDL语言综合器对设计进行综合是十分重要的一步，因为综合过程将把软件设计的HDL描述与硬件结构挂钩，是将软件转化为硬件电路的关键，是文字描述与硬件实现的一座桥梁。综合就是将电路的高级语言转化为低级的，可与FPGA的基本结构映射的网表文件或程序。3.3.3布局布线适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置与指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。适配所选定的目标器件必须属于原综合器指定的目标器件系列。通常，EDA软件中的综合器可由专业的第三方EDA公司提供，而适配器则需由FPGA供应商提供，因为适配器的适配对象直接与器件的结构细节相对应。适配器就是将综合后网表文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、优化、布局布线操作。适配完成后可以利用适配所产生的仿真文件作精确的时序仿真，同时产生可用于编程的文件。3.3.4仿真在编程下载前必须利用EDA工具对适配生成的结果进行模拟测试，就是所谓的仿真。仿真就是让计算机根据一定的算法和一定的仿真库对EDA设计进行模拟，以验证设计，排除错误。仿真是在EDA设计过程中的重要步骤。仿真有两种不同级别：（1）时序仿真。就是接近真是器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数，因而仿真精度高。但时序仿真的仿真文件必须来自针对具体器件的适配器。综合后所得的EDIF文件等网表文件通常作为FPGA适配器的输入文件，产生的仿真网表文件中包含了精确的硬件延迟信息。（2）功能仿真。是直接针对VHDL、原理图描述或其它描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计要求的过程。仿真过程不涉及任何具体器件的硬件特性。不经历适配阶段，在设计项目编辑编译（或综合）后即可进入门级仿真器进行模拟测试。直接进行功能仿真的好处是设计耗时短，对硬件库、综合器等没有任何要求。3.3.5下载和硬件测试 把适配后生成的下载 或配置文件，通过编程器或编程电缆向FPGA进行下载，以便进行硬件调试和验证。最后是将含有载入了设计的FPGA的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况，以排除错误，改进设计。4 电子琴的设计过程4.1使用平台介绍本设计是在Altera公司推出的EDA开发平台QuartusII 8.0，基于超高速硬件描述语言VHDL在Altera公司的Cyclone系列的EP1C12Q240C8芯片上编程实现。Quartus II是 Altera公司可编程器件开发工具中的主流软件，是MAX+PLUS 的升级本。具有被业界内所公认的简单易学、易用和设计环境可视化与集成化的优点。本次设计采用5工作模式，其实验电路结构图如图2所示。 图2 模式5实验电路结构图4.2系统组成系统由Cyclone系列的EP1C12Q240C8芯片，电源电路，时钟和复位电路，蜂鸣器电路，独立按键电路和配置电路组成（如图3所示）。蜂鸣器电路时钟和复位电路FPGA 自动演奏模块配置电路数控分频模块音调发生器模块独立按键电路电源电路 图3 系统原理框图 系统模块有数控分频器模块、乐曲存储模块、音调发生模块，数控分频器对FPGA的基准频率进行分频，得到与各个音阶对应的频率输出。乐曲存储模块产生节拍控制和音阶选择信号，即在此模块中可存放一个乐曲曲谱真值表，由一个计数器来控制此真值表的输出，而由计数器的计数时钟信号作为乐曲节拍控制信号。4.2.1 EP1C12Q240C8芯片介绍核心FPGA芯片采用ALTERA公司的新型CYCLONE FPGA系列,EP1C12Q240C8,容量分别为12000个逻辑宏单元,等效于标准30万逻辑门电路,速度为-8,编译后系统速度可以达到100MHz,可以支持ALTERA 公司的SOPC内核NIOS2系统的开发,EPlCl2Q240C8采用基于1.5 V、0.13m及全层铜SRAM工艺，其密度增加至20 060个逻辑元件(LE)，RAM增加至288 KB。它具有用于时钟的锁相环、DDR SDR和快速周期RAM(FCRAM)存储器所需的专用双数据率(DDR)接口，具有在系统可编程特性。其配置方式有被动型和主动型，被动型配置是在上电后由计算机通过编译后产生sof文件利用专用的下载电缆配置电路。主动型配置是在上电后由专门的可编程配置电路(EPCS4)自动对EP1C12Q240C8电路进行配置。如图4示。 图4 EP1C12Q240C8芯片 图5 时钟和复位电路4.2.2 时钟和复位电路时钟和复位电路（如图5示），目前所有的微控制器均为时序电路，需要一个时钟信号才能工作，大多数微控制器具有晶体振荡器。基于以上事实，需要设计时钟电路。简单的方法是利用微控制器内部的晶体振荡器，但有些场合需要外部振荡器提供时钟信号。本实验采用的是有源晶振，频率为40MHz，FPGA芯片EP1C12Q240C8具有2个锁相环，为多频率要求的系统提供了极大的方便，时钟输入分为CLK0CLK7，共8个输入，分两组：CLK0CLK3为一组，CLK4CLK7为一组，其中CLK0接的外部有源晶振频率为40MHz。复位电路也是系统必不可少的一部分，在系统处于不正常状态，通过复位，可以让系统回到初始状态。本次设计中采用 CLK0 ，选择频率为50MHz为输入信号。 4.2.3 蜂鸣器电路蜂鸣器俗称喇叭（如图6示），是广泛应用于各种电子产品的一种元器件，它用于提示、报警、音乐等许多应用场合。蜂鸣器与家用电器上面的喇叭在用法上也有相似的地方，通常工作电流比较大，电路上的TTL电平基本上驱动不了蜂鸣器，需要增加一个电流放大的电路才可以，这一点与家用电器中的功放有相似之处。在本次设计中，由于蜂鸣器效果不是太好，所以采用外接音响，在第43号引脚处外接一接口，再插上音响，使电子琴效果更好。 图6 蜂鸣器电路4.2.4独立按键电路在应用系统中，按键主要有两种形式：1、独立按键； 2、矩阵编码键盘。独立按键的每个按键都单独接到FPGA的一个I/O口上，独立按键则通过判断按键端口的电位即可识别按键操作；而矩阵键盘通过行列交叉按键编码进行识别。本实验采用的是独立按键（如图7示）。 图7 独立按键电路4.2.5 配置电路 配置，又称为加载或下载，是对FPGA的内容进行编程的一个过程，每次上电后都需要进行配置（Configuration）,这是基于SRAM工艺的FPGA 的一个特点，也可以说是一个缺点。在FPGA内部，有许多可编程的多路器，逻辑，互联线结点和RAM初始化内容等，都需要配置数据流来控制。FPGA中的配置RAM就是起到这样一个作用，它存放了配置数据的内容。配置FPGA的过程看是简单，但却是在实际系统中遇到问题最多的地方。一般FPGA有两个下载接口：JTAG调试接口，AS（或PS模式）下载接口。不同的是前者下载至FPGA，后者是编程配置芯片（EPCSx），然后配置FPGA。FPGA器件有三类配置下载方式：主动配置方式（AS）和被动配置方式（PS）和最常用的(JTAG)配置方式。 图8 配置电路4.3 工作原理音名与频率的关系：音乐的十二平均率规定：每两个八度音(如简谱中的中音1与高音1)之间的频率相差一倍。在两个八度音之间，又可分为十二个半音，每两个半音的频率比为。另外，音名A(简谱中的低音6)的频率为440Hz，音名B到C之间、E到F之间为半音，其余为全音。由此可以计算出简谱中从低音1至高音1之间每个音名的频率，如表1所示。由于音阶频率多为非整数，而分频系数又不能为小数，故必须将计算得到的分频数四舍五入取整。若基准频率过低，则由于分频系数过小，四舍五入取整后的误差较大。若基准频率过高，虽然误码差变小，但分频结构将变大。实际的设计应综合考虑两方面的因素，在尽量减小频率误差的前提下取合适的基准频率。本实验中选取5MHZ的基准频率。若无5MHz的时钟频率,则可以先分频得到4MHz或换一个新的基准频率。实际上，只要各个音名间的相对频率关系不变，C作1与D作1演奏出的音乐昕起来都不会“走调”。 表1 简谱中音名与频率的关系音名频率（HZ）音名频率（HZ）音名频率（HZ）低音126163中音152325高音1104650低音229367中音258733高音2117466低音332963中音365925高音3131851低音434923中音469846高音4139692低音539199中音578399高音5156798低音6440中音6880高音61760低音749388中音798776高音71975524.4 电路设计模块4.4.1 顶层模块(top)的设计VHDL采用的是自顶向下的设计方式，顶层模块由乐曲自动演奏（automusic），音调发生器（tone）和数控分频器（speaker）三个模块组成。图8即是顶层设计原理图。其中乐曲演奏部分又包括了键盘编码。设置一个自动演奏/键盘输入切换auto，即当auto=0时，选择自动演奏音乐存储器里面的乐曲，auto=1时，选择由键盘输入的信号，再对其进行编码，输出的都是八位二进制数，对应音调发生器的输入。由原理图可以看出，音符的频率由数控分频器（speaker）获得，由clock端输入一频率为50MHz的信号，再由锁相环alltpll0将其分频，得到32MHz的时钟信号，再由一个分频器，将PU1的32MHz时钟信号送至乐曲自动演奏（automusic）的输入时钟信号，将8MHz的时钟信号送至数控分频器模块（speaker）的输入时钟信号。 图9 顶层设计原理图4.4.2自动演奏模块(automusic)的设计 为了实现扩展部分的设计，便需要多加上一个音乐存储模块，该模块的作用是产生8位发声控制输入index，auto为0或1时可以选择自动演奏或者键盘输入，如果auto为0，则而由存储在此模块中的8位二进制数来作为发声控制输入，由此便可自动演奏乐曲。此模块的VHDL语言中包括两个进程，首先是对基准脉冲进行分频得到4Hz的脉冲，作为第二个进程的时钟信号，它的目的是控制每个音阶之间的停顿时间，此处便是1/4=0.25s，第二个进程是音乐的存储，可根据需要编写不同的乐曲。 图10 自动演奏模块波形仿真图4.4.3音调发生器模块(tone)的设计音调发生器的作用是产生获得音阶的分频预置值。当8位发声控制输入index中的某一位为高电平时，则对应某一音阶的数值将以端口tone输出，作为获得该音阶的分频预置值，该值作为数控分频器的输入，来对4MHz的脉冲进行分频，由此得到每个音阶相应的频率，例如输入index=00000010，即对应的按键是2，产生的分频系数便是6809；由code输出对应该音阶简谱的显示数码；由high输出指示音阶高8度的显示，低电平有效。图11 音调发生器模块波形仿真图4.4.4数控分频模块（speaker）的设计 数控分频模块的目的是对基准脉冲分频，得到1,2,3,4,5,6,7七个音符对应频率。该模块的VHDL描述中包含了三个进程。首先对32MHz的基准脉冲进行分频得到8MHz的脉冲，然后按照tone1输入的分频系数对4MHz的脉冲再次分频，得到的便是所需要的频率。而第三个进程的作用是在音调输出时再进行二分频，将脉冲展宽，以使扬声器有足够功率发音。图12 数控分频模块波形仿真图4.4.5锁相环部分锁相环部分由系统时钟输入50MHz的信号，再由锁相环alltpll0将其分频，得到32MHz的时钟信号。 图13 锁相环部分 图14 分频器部分4.4.6分频器部分 分频器，将锁相环输出的32MHz时钟信号送至乐曲自动演奏（automusic）的输入时钟信号，将8Hz的时钟信号送至数控分频器模块（speaker）的输入时钟信号。5 系统测试及参数5.1测试使用的仪器本设计是在Altera公司推出的EDA开发平台Quartus II 8.0，基于超高速硬件描述语言VHDL在Altera公司的Cyclone系列的EP1C12Q240C8芯片上编程实现。蜂鸣器部分用音响代替，以使电子琴效果更佳。 图15 EP1C12Q240C8芯片5.2引脚锁定引脚锁定如表2所示： 表2 引脚锁定表 5.3测试方法首先用进行功能仿真。功能仿真用于综合前检查设计的逻辑功能是否符合设计要求。仿真过程中可以通过观察检测设计的输入信号，输出信号以及内部信号以检测设计的逻辑功能。如果仿真都通过的话就可以进行引脚锁定，然后下载程序，在实验箱上可以直观的看到结果。5.4指标测试和测试结果 每个音阶对应着不同的频率。频率的大小直接影响着音调的高低以及失真度。 表3 频率测试音阶12 345671(H)频率(Hz)261.63293.66329.63349.23392.00440.00493.88523.25 测试结果可以看出，本设计利用超高速硬件描述语言VHDL实现了电子琴的自动演奏和键盘输入发音的简易功能，经过编程，综合，仿真，下载，芯片烧制，最终测试，测试情况良好，能够准确实现音阶的发音功能，可切换到自动演奏存储好的乐曲。 结果：(1)得到的频率和分频结果基本一致，发音情况良好，音调准确； (2)键盘输入和自动演奏切换可行； (3)自动演奏乐曲过程中能按照编程时输入的曲调发音。6 设计总结（1）设计小结：