数字电子钟的设计.doc

数字电子钟设计报告 2011-2012 学年 第二学期 数字电子技术 课 程 设 计 报 告题 目： 数字电子钟的设计 专 业： 电气系电子信息工程 班 级： 电信（2）班 姓 名： 牛然 汪含 詹沛荣 沈蒙 王静 刘庆兰 指导教师： 吴慧 电气工程系 2012年05 月25 日任务书课题名称数字电子钟指导教师（职称）吴慧 执行时间20112012学年第二学期 第 14 周学生姓名学号承担任务牛然1009121112校时电路的设计及总电路构思汪含1009121116分频器的设计及摘要总结沈蒙1009121114计数器的设计王静1009121118电路的仿真及校准詹沛荣1009121126译码器的设计及总结刘庆兰1009121110振荡器的的设计及总电路构思设计目的1. 掌握数字电子钟的设计方法。2. 掌握计数器和译码器的用法3. 学会解决实际中出现的问题。设计要求1. 以24小时为一个计数周期。2. 具有时（00-23）、分（00-59）和秒（00-59）数字显示。3. 系统具有校正时间功能，能分别进行分和时的校正。4. 画出电路原理图。5. 进行电路的仿真和调试。 摘要随着时间发展，科技逐渐进步。我们当代大学生学习数字逻辑这门学科，深入研究数字电子钟的原理合设计具有划时代的意义。本次实验中依老师要求，自行设计电源，所以采用采用数字电路利用振荡电路，分频器，计数器，显示器实现对“时”、“分”、“秒”数字显示的计时装置。用计数器计时，然后用比较器实现其中的闹钟功能，除了这三个主要功能模块之外，本次设计中的数字电子钟还有停时校正，能够实现市面上简单的电子钟的所有功能，操作简单。虽然仅仅依靠简单的芯片和门电路来完成一个数字电子钟显得比较繁琐，但是这些都是最为实用和基础的，掌握好这些专业知识有助于我们练就更为高深的研究性思维。总的来说，数字电子钟的设计和完成，无论是在学习，研究，还是实用性都有一定的价值。本组成功的采用LED数码管显示时、分、秒，以24小时计时方式，根据数码管动态显示原理来进行显示，用晶振产生振荡脉冲，定时器计数。在此次设计中，电路具有显示时间的其本功能，还可以实现对时间的调整。经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，充分将所学的知识运用到实际中去。对于那些对时间把握非常严格和准确的人或事来说，时间的不准确会带来非常大的麻烦，所以以数码管为显示器的时钟简单明了而且读数快、时间准确显示到秒，比指针式的时钟表现出了更大的优势。虽然仅仅依靠简单的芯片和门电路来完成一个数字电子钟显得比较繁琐，但是这些都是最为实用和基础的。 关键字：数字电子钟；振荡器；分频器；计数器 SummaryAlong with the time development, science and technology progress gradually. College students learn digital logic and further study of the principle of digital electric clock and design of epoch-making significance. The experiments depends on what the teacher requirement, and then designed the power supply by ourselves and so the use of digital circuit using oscillating circuit, oscillator,Frequency divider， counter, display to realize hour ,and minute , seconds digital display timer device. Use the counter to time , then use the comparator realize the alarm clock function.In addition to the three main function , the design of the digital electric clock and time on the hour, stopping correction, can realize the electric clock simple on market all functions.Although only rely on simple chips and a gate to complete a digital electric clock appears more tedious, but these are the most practical and of the foundation.Mastering these professional knowledge can help us to practice more advanced research thinkings. In general, the design of the digital electric clock has finished, whether in learning, research, or practicality has its value.We are successed in using LED digital display the hours, minutes and seconds, with 24 hours timer way, according to the principle of digital dynamic display to show the time.In this design, the circuit has a show time its this function, still can realize to the adjustment of the time.After a digital circuit design this course system study, especially after zthe assembly logic circuit and about temporal logic circuit part of the study, we already have a small scale integrated circuit design ability, fully will of knowledge to practical use.For those who hold on time very strict and accurate , An unaccurate time will bring great trouble.And so to digital pipe for the clock display simple and fast reading, time show to the SEC, the clock than pointer type showed a greater advantages.Although only rely on simple chips and a gate to complete a digital electric clock appears more tedious, but these are the most practical and of the foundation. Key word: digital electric clock; Oscillator;Frequency divider ; counter目录第一章 课程设计的目的及主要器件- 5 -1.1课程设计的目的- 5 -第二章 数字电子钟的工作原理- 6 -2.1 数字电子钟工作的基本原理- 6 -第三章 数字电子钟单元电路设计及参数分析和器件选择- 7 -3.1 振荡器- 7 -3.2分频器- 8 -3.2.1 74LS90的功能- 8 -3.2.2 用三片74LS90计数器组成的分频器- 9 -3.3 计数器- 10 -3.3.1 74LS160功能简介- 10 -3.3.2 60进制计数器- 10 -3.3.3 24进制计数器- 12 -3.4译码显示电路 7448译码与数码管显示电路- 12 -3.4.1 7448显示译码器- 12 -3.4.2 数码显示管- 15 -3.4.3 译码器和显示器的配套使用- 15 -3.5 校时电路- 16 -3.6 总电路的成形- 17 -第四章 电路的仿真与校准- 19 -4.1 555振荡器电路及其仿真- 19 -4.1.1 555振荡器电路及其分頻电路- 19 -4.1.2 555振荡器电路及其分頻电路的仿真- 20 -4.2 计数器的仿真- 23 -4.2.1 两个六十进制计数器的仿真- 23 -4.2.2 二十四进制计数器的仿真- 24 -4.3 译码器的仿真- 25 -4.4 总电路的仿真- 28 -课程设计心得体会- 30 -附录- 31 -参考文献- 32 -答辩记录及评分表- 33 -第一章 课程设计的目的及主要器件1.1课程设计的目的(1)让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装及测试方 法；(2)进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；(3)提高电路布局布线及检查和排除故障的能力；(4)培养书写综合实验报告的能力。第二章 数字电子钟的工作原理2.1 数字电子钟工作的基本原理数字电子钟要想最终设计成功必须要有精确而稳定的秒信号产生，通常先用555多谐振荡器产生1000Hz的脉冲，经过整形、分频产生1Hz的秒脉冲。分频用三块74LS90串联产生1Hz脉冲经过校时电路送到秒计数器的个位，秒计数器是由两块74LS160组成的六十进制计数器，其十位TC接频率为1HZ的信号，CP1接分计数器个位的CLK端，分计数器也是由两块74LS160组成的六十进制计数器，分计数器的十位的TC端接入校时电路。校时电路的CP2接时计数器的CLK端，时计数器是由两块74LS160组成的二十四进制计数器。校时电路的S1、S2控制“校时”、“校分”。各个计数器分别接译码器，各个译码器分别接显示器。电路的基本原理就是这样，下面我将介绍各个模块的具体功能及原理。以下是我在下面整合的全电路原理框图。秒计数器译码显示器时计数器分计数器校时电路多级分频器 振荡器译码显示器译码显示器1Hz定时脉冲 图2.1.1 全电路图原理框架图第三章 数字电子钟单元电路设计及参数分析和器件选择3.1 振荡器1、振荡器的选择 石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。一般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。如图3.1.1所示。设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1KHZ电路。多谐振荡器是能产生矩形波的一个自激振荡电路，由于矩形波中含有多种波形，而称之为555多谐振荡器。它没有稳态，在自身因素的影响下，在两个在暂态见转换。2、频率计算根据uc的波形图可以确定振荡周期为 T=TPH+TPL (3.1.1a) TPH对充电时间 TPH=0.7(R1+R2)C (3.1.1b) TpL对充电时间 TPL=0.7R2C (3.1.1c)振荡周期 T=TPH+TPL=0.7(R1+2R2)C (3.1.1d)振荡频率 f=1/T (3.1.1e)图3.1.1 555多谐振荡器3.2分频器 3.2.1 74LS90的功能原理说明：本电路是由4 个主从触发器和用作除2 计数器及计数周期长度为除5 的3 位2 进制计数器所用的附加选通所组成。有选通的零复位和置9 输入。为了利用本计数器的最大计数长度（十进制），可将B 输入同QA 输出连接，输入计数脉冲可加到输入A 上，此时输出就如相应的功能表上所要求的那样。74LS90 可以获得对称的十分频计数，办法是将QD 输出接到A 输入端，并把输入计数脉冲加到B 输入端，在QA 输出端处产生对称的十分频方波。表3.2.1 74LS90的真值表复位输入输出R0(1)R0(2)R9(1)R9(2)QDQCQBQA110X000011X00000XX111000X0X0计数计数计数计数0X0X0XX1X00X 图3.2.1 74LS90引脚图3.2.2 用三片74LS90计数器组成的分频器 因为时钟信号源已选中使用1kHz,而输出的要求是1Hz的秒时钟信号，所以分频器需要实现2的10次方的分频功能。可以采用专用分频器，如六分频、十二分频、1/60分频器，常用集成电路有74LS92、74LS56、74LS57等。也可以用各种进制计数器构成分频器，如CD4020、CD4040、CD4060。异步十进制计数器74LS90，同步十进制计数器74LS290。下图所示由三片74LS90构成三级十分频器，74LS90是二、五、十进制异步加法器。图3.2.2 2的10次方分频器3.3 计数器3.3.1 74LS160功能简介图3.3.1 74LS160引脚图CLK是脉冲输入端；RCO是进位信号输出端；ENP和ENT是计数器工作状态端；CLR是异步清零端；LOAD是置数端；VCC接正电源，GND接地；AD是数据输入端，QAQD是计数器状态输出端。电源电压5V，输入电压5V。其状态表如下所示：表3.3.1 74LS160功能表输 入输 出注CLRLDENTENPCLKABCDQAn+1QBn+1QCn+1QDn+1CO0xxxxxxxx00000清零置数10xxabcdabcd1111xxxx计 数保 持保 持110xxxxxx11x0xxxxx3.3.2 60进制计数器60进制计数器的技术范围为0-59，当高位为6，地位为0时，计数器归0。下图是由两个74LS160十进制计数器经过一定的方式连接组成的。具体连接是这样的，一片(U1)74LS160用低位，另一片(U2)设计成六进制计数器做为高位。将U2(高位片)的QB和QC接入与门，出来接入高位片的CLR,当高位片为0110时，CLR为低电平，此时清零，实现了六十进制,由于存在竞争与冒险，所以，为了消除这种现象，接线如下：图3.3.2 60进制计数器分和秒的连接电路如下图： 图3.3.3 分和秒的实验电路3.3.3 24进制计数器 24进制计数器计数范围是0-23,当高位为2,地位为4时,计数器归0。下图是由两片74LS160组成的，当个位计数状态为Q3Q2Q1Q0=0100,十位计数状态为Q3Q2Q1Q0=0010时，计数器归零。通过把个位Q2、十位Q1接入与非门，然后接入个位、十位的MR端。令计数器清零，从而实现二十四进制计数器的功能。其连线图如图3.3.4所示：图3.3.4 24进制计数器3.4译码显示电路 7448译码与数码管显示电路 3.4.1 7448显示译码器7448 BCD-七段显示译码器具有16引脚。a,b,c,d,e,f,g接数码显示管a,b,c,d,e,f,g：引脚16引脚接5v电源，8引脚接地，LT,RBI,BI/RBO引脚接5v电源，这里5v电源代表逻辑1。7,1,2,6引脚(对应BCD码的1,2,4,8位)叫BCD码的输入端。 图3.4.1 7448译码器的引脚图表3.4.1 7448译码器十进制数或功能输 入BIRBO输 出LTRBID C B Aa b c d e f g012345678910111213141511111111111111111000000001111111100001111000011110011001100110011010101010101010111111111111111111011010111000100111110011100100011011111110100001011011010110110101000101010001010001110110011100011111011111110消 隐动态灭零灯测试1000000001001001001001001001001 七段显示译码器中的数码管如下图所示： （a）共阳数码管 （b)共阴数码管图3.4.2 数码管显示图 7段显示译码器7448是输出高电平有效的译码器 。7448除了有实现7段显示译码器基本功能的输入（DCBA）和输出端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。 由7448真值表可获知7448所具有的逻辑功能：(1) 7段译码功能（LT=1，RBI=1） 在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平，见表1中116行。(2) 消隐功能（BI=0） 此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。该功能主要用于多显示器的动态显示。 (3) 灯测试功能（LT= 0） 此时BI/RBO端作为输出端， 端输入低电平信号时，表1最后一行，与 及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。(4) 动态灭零功能（LT=1，RBI=1） 此时BI/RBO端也作为输出端，LT端输入高电平信号，RBI端输入低电平 信号，若此时DCBA = 0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。DCBA0，则对显示无影响。该功能主要用于多个7段显示器同时显示时熄灭高位的零。3.4.2 数码显示管图3.4.2 数码管段结构 图 3.4.3 数码显示管 数码显示部分采用六块共阴极八段数码显示管分别对时、分、秒进行显示。将第二块第四块dp引脚接正显示小数点将时、分、秒隔开，便于读时。3.4.3 译码器和显示器的配套使用 译码是把给定的代码进行翻译，本设计即是将时、分、秒计数器输出的四位二进制数代码翻译为相应的十进制数，并通过显示器显示，通常显示器与译码器是配套使用的。译码显示电路如图所示：图3.4.4 译码显示电路3.5 校时电路 当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制.电路图如图3.5.1所示。图3.5.1 校时电路 令分十位脉冲信号为 A（校时）、秒十位进位脉冲为B（校分）、校时脉冲为C=1HZ（校秒）。设至时个位计数器输出为Q1, 至秒个位计数器输出为Q2.Q1=(S1C)(S1C)= S1C + S1A ; （3.5.1a)Q2=(S2C)(S1B)= S1C + S1B ; (3.5.1b)所以，当S1、 S2（每次只能有一个高电平输入，只有这样才能达到校时的作用）取不同的值时输出的结果不同，所得到的功能也不相同。具体的功能如下表所示：表3.5.1 校时器的功能表S1S2功能11计数10校时01校分003.6 总电路的成形数字电子钟要想最终设计成功必须要有精确而稳定的秒信号产生，通常先用555多谐振荡器产生1000Hz的脉冲，经过整形、分频产生1Hz的秒脉冲。分频用三块74LS90串联产生1Hz脉冲经过校时电路送到秒计数器的个位，秒计数器是由两块74LS160组成的六十进制计数器，其十位TC接频率为1HZ的信号，CP1接分计数器个位的CLK端，分计数器也是由两块74LS160组成的六十进制计数器，分计数器的十位的TC端接入校时电路。校时电路的CP2接时计数器的CLK端，时计数器是由两块74LS160组成的二十四进制计数器。校时电路的S1、S2控制“校时”、“校分”。各个计数器分别接译码器，各个译码器分别接显示器。电路图如图3-6-1所示。图3.6.1 数字电子钟总图第四章 电路的仿真与校准4.1 555振荡器电路及其仿真 4.1.1 555振荡器电路及其分頻电路多谐振荡器是能产生矩形波的一个自激振荡电路，由于矩形波中含有多种波形，而称之为555多谐振荡器。它没有稳态，在自身因素的影响下，在两个在暂态见转换。图4.1.1 555振荡器电路图图4.1.2 555振荡器及其分频电路图4.1.2 555振荡器电路及其分頻电路的仿真图4.1.3 555振荡器电路仿真图第一次分頻后的仿真图：图4.1.4 500Hz的仿真图第二次分频后的仿真：图4.1.5 10Hz的仿真图第三次分频后的仿真：图4.1.6 1Hz的仿真图分频器四个输出的仿真：图4.1.7 四分频电路仿真图4.2 计数器的仿真 4.2.1 两个六十进制计数器的仿真60进制计数器的技术范围为0-59，当高位为6，地位为0时，计数器归0。下图是由两个74LS160十进制计数器经过一定的方式连接组成的。其电路仿真如图4-2-1、图4-2-2所示。图4.2.1 六十进制电路仿真图图4.2.2 六十进制分、秒电路仿真图 4.2.2二十四进制计数器的仿真24进制计数器计数范围是0-23,当高位为2,地位为4时,计数器归0。上图是由两片74LS160十进制计数器经过一定的方式连接组成的。其电路仿真如图4.2.3所示。图4.2.3 二十四进制电路仿真图4.3 译码器的仿真译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号或另一个代码。译码器分为很多种，有二进制译码器、二-十进制译码器和显示译码器三类。本课程设计选用七段字符显示器。译码器仿真图如图4.3.1至图4.3.3所示。图4.3.1 六十进制译码器工作的电路仿真图图4.3.2 两个六十进制译码器工作的电路仿真图图4.3.3 两个六十进制和一个二十四进制译码器工作的电路仿真图4.4 总电路的仿真数字电子钟要想最终设计成功必须要有精确而稳定的秒信号产生，通常先用555多谐振荡器产生1000Hz的脉冲，经过整形、分频产生1Hz的秒脉冲。分频用三块74LS90串联产生1Hz脉冲经过校时电路送到秒计数器的个位，秒计数器是由两块74LS160组成的六十进制计数器，其十位TC接频率为1HZ的信号，CP1接分计数器个位的CLK端，分计数器也是由两块74LS160组成的六十进制计数器，分计数器的十位的TC端接入校时电路。校时电路的CP2接时计数器的CLK端，时计数器是由两块74LS160组成的二十四进制计数器。校时电路的S1、S2控制“校时”、“校分”。各个计数器分别接译码器，各个译码器分别接显示器。4.4.1 无校时电路的总电路的仿真图4.4.2 有校时电路的总电路的仿真图课程设计心得体会通过此次课程设计，使我更加扎实的掌握了有关数字电路方面的知识，在设计过程中虽然遇到了一些问题，但经过一次又一次的思考，一遍又一遍的检查终于找出了原因所在，也暴露出了前期我在这方面的知识欠缺和经验不足。实践出真知，通过亲自动手制作，使我们掌握的知识不再是纸上谈兵。在课程设计过程中，我们不断发现错误，不断改正，不断领悟，不断获取。最终的检测调试环节，本身就是在践行“过而能改，善莫大焉”的知行观。这次课程设计终于顺利完成了，在设计中遇到了很多问题，最后在老师的指导下，终于游逆而解。在今后社会的发展和学习实践过程中，一定要不懈努力，不能遇到问题就想到要退缩，一定要不厌其烦的发现问题所在，然后一一进行解决，只有这样，才能成功的做成想做的事，才能在今后的道路上劈荆斩棘，而不是知难而退，那样永远不可能收获成功，收获喜悦，也永远不可能得到社会及他人对你的认可！课程设计诚然是一门专业课，给我很多专业知识以及专业技能上的提升，同时又是一门讲道课，一门辩思课，给了我许多道，给了我很多思，给了我莫大的空间。同时，设计让我感触很深。使我对抽象的理论有了具体的认识。通过这次课程设计，在本次的课程设计中通过自己