2011VHDL课程设计报告.doc

湖南XX大学XXXXXXXXX学院VHDL语言硬件描述语言与数字逻辑电路设计课程设计报告专 业： 班 级： 姓 名： 学 号： 课程设计任务书题 目设 计 时 间设 计 目 的：设 计 要 求：总体方案实现：指导教师评语：一、设计目的及设计选题A:设计目的 本课程设计的目的是熟练掌握相关软件的使用和操作。能对VHDL语言程序进行编译，调试，以及通过计算机仿真，得到正确的仿真波形图，并根据所得仿真波形图分析判断并改进所设计的电路。在成功掌握软件操作基础上，将所数字电路的基础课知识与VHDL语言的应用型知识结合起来并与实际设计，操作联系起来，即“理论联系实际”。深入了解VHDL语言的作用与价值，对用硬件语言设计一个电路系统开始具备一个较完整的思路与较专业的经验。对EDA技术有初步的认识，并开始对EDA技术的开发创新有初步的理解。 B：设计选题及要求 选题一：设计循环彩灯控制器 设计一个循环彩灯控制器，该控制器控制红，绿，黄三个发光管循环点亮。要求红发光管亮3秒，绿发光管亮2秒，黄发光管亮1秒。选题二：设计两人抢答器 两人抢答，先抢为有效，用发光二极管显示是否抢到优先答题权。答题结束后，按复位键可重新抢答下一题。选题三：四人抢答器设计一个可容纳四组参赛者同时抢答的数字抢答器，可判断第一抢答者并报警指示抢答成功，其他组抢答均无效。若提前抢答则对相应的抢答组发出警报。同时还具有计分功能，若抢答成功并回答正确增加1分，答错不扣分。2、 设计方案的论证选题一：设计循环彩灯控制器 方案一：采用if语句，对数字进行累加，取满足条件的数值，点亮相应彩灯。 方案二：使用case语句，对数字累加，取满足条件的数值，点亮相应彩灯。 论证：if为顺序执行语句，case为并发执行语句。使用if语句，对数据区分明显。Case并发执行，判断及时。但使用case思路清晰，易于实现，相比if语句简洁，可靠性更高。 真值表Mredgreenyellow000000001100010100011100100010101010110010111000选题二：设计两人抢答器 方案一：使用if语句，逐个判断选手状态，输出相应结果 方案二：使用if语句，同时判断两个选手输入状态 论证：实际上，两人的反应不可能完全一致，因此使用if语句可以完成判断，且时钟频率高，能够及时判断。使用case语句，同时判断，倒是会出现等待结果出现的状况，造成判断失误。真值表ainbinledaledb0000101001011100选题三：四人抢答器积分表正误判决选手灯 方框图选手a选手b选手c选手d积分a积分b积分c积分d选手抢答端可能出现的情况分析：1.四人同时抢答（基本不可能） 2.无人抢答。 3.主持人误操作。 4.时序信号过慢，导致抢答时按下抢答按钮无效。 5。没有及时复位，无法抢答。3、 设计仿真及结果分析选题一：设计循环彩灯控制器 波形图分析 在仿真时已经设置好开始时间和结束时间，根据以上的波形图可知，当clk信号处于高电平（高低电平可以根据自己所设计的情况自己定义），红发光管最先亮灯（高电平表示亮灯），时间为3s，3s之后绿发光管开始亮灯2s,2s结束黄发光管亮1s，以此循环亮灯，直到仿真结束时间，当按下复位（清零）时，红灯亮。选题二：设计两人抢答器波形分析：在仿真时已经设置好开始时间和结束时间，根据以上的波形图可知，复位信号reset处于高电平有效（高低电平可以根据自己所设计的情况自己定义），抢答信号高电平有效。当a先抢答时有效，则leda 输出有效，ledb输出无效。当b先抢答有效，则ledb输出有效，leda输出无效。当两人同时抢答则视为无效.按复位键抢答重新开始。选题三：四人抢答器波形图分析四人抢答器，只有当主持人按下总控制允许键时，选手才可以开始抢答抢到后相应指示灯点亮，如果答对，自动加分。如果提前抢答，则对应选手信号报警。主持人按下记分清零键，则全部选手积分清零。均是高电平有效。4 设计及仿真中的体会 设计和仿真对思维的逻辑及连续性的考验是主要。清晰的思维以及严谨的算法对于程序的优化有很大的裨益。因此，在设计前，不妨参考前人程序，结合自己的思维想法，设计出富有自我特性，并且满足要求的程序。并尽量做到程序的优化与可行性的结合。5、 对本次课程设计的体会和建议 本次课程设计是结合了VHDL硬件描述语言与数字电路逻辑基础的双重考核。在加强了理论学习的同时也加强了对思维能力的培养，动手能力的提高，合作能力的加强，以及资料的查找及借鉴等各方面知识水平的不断提高。对我们进一步认识vhdl语言和使用vhdl语言提供了帮助，更对以后独立，或合作的设计提供了帮助。 在实践中，也发现了自己在学习中的漏洞，在书写方面存在一些小问题，例如输入法选择不正确，造成了一些不必要的问题。 通过这次课程设计，为我们以后顺利步入社会进行实践工作夯实了基础。 最后，向在本次设计中无私提供帮助的老师，同学表示衷心的感谢！六、参考书目1、阎石，数字电子技术基础（第四版），高教出版社3、候伯亨、顾新，VHDL硬件描述语言与数字逻辑电路设计4、付家才，EDA工程实践技术 第二版， 北京化学工业出版社.20075、徐志军，VHDL实用教程修订版，电子科技大学出版社 2001.7附录：1、设计循环彩灯控制器程序设计LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY colorlight ISPORT(clk,clr:IN STD_LOGIC;red,green,yellow:OUT STD_LOGIC);END ENTITY colorlight;ARCHITECTURE example OF colorlight ISSIGNAL dout:STD_LOGIC_VECTOR(2 DOWNTO 0);SIGNAL m:STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINred=dout(2);green=dout(1);yellow=dout(0);PROCESS(clk) ISBEGINIF(clr=1) THENm=001; ELSIF(clkEVENT AND clk=1) THEN IF(m=110) THEN m=001;ELSE mdoutdoutdoutdoutdoutdoutdout=111;END CASE;END IF;END PROCESS;END ARCHITECTURE; 2、设计两人抢答器程序设计LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY qiangda ISPORT(reset,ain,bin,clk:IN STD_LOGIC;leda,ledb:OUT STD_LOGIC);END ENTITY;ARCHITECTURE A OF qiangda ISBEGINPROCESS(reset,ain,bin,clk)IS BEGINIF(reset=1)THENleda=0;ledb=0;ELSIF(clk EVENT AND clk=1)THENIF(ain=0 AND bin=1)THENleda=0;ledb=1;ELSIF(ain=1 AND bin=0)THENleda=1;ledb=0;ELSE leda=0;ledb=0;END IF;END IF;END PROCESS;END ARCHITECTURE A;3、四人抢答器程序设计library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity fourqdq is port(clr,clk0,clk1,en:in std_logic; a,b,c,d:in bit; warming0,warming1,warming2,warming3:out std_logic; count0,count1,count2,count3:buffer std_logic; speaker0,speaker1,speaker2,speaker3:out std_logic ); end entity fourqdq; architecture one of fourqdq issignal true:std_logic_vector(1 downto 0);beginp1:process(clr,en,clk0)isbeginif (clk0event and clk0=1) thenif en=1 then if a=1 then speaker0=1;elsif b=1 then speaker1=1;elsif c=1 then speaker2=1;elsif d=1 then speaker3=1;elsif en=0 thenelsif a=1 then warming0=1;elsif b=1 then warming1=1;elsif c=1 then warming2=1;elsif d=1 then warming