CAD数字电子钟设计.doc

电路电路 CADCAD 课程设计报告课程设计报告 设计题目 数字电子钟 专业班级 学 号 学生姓名 同组学生 1 题目题目 数字电子钟设计数字电子钟设计 摘摘 要要 数字钟是采用数字电路实现对时 分 秒数字显示的计时装置 广泛用于个人 家庭 车站 码头办公室等公共场所 成为人们日常生活中不可少的必需品 由于 数字集成电路的发展和石英晶体振荡器的广泛应用 使得数字钟的精度 远远超 过老式钟表 钟表的数字化给人们生产生活带来了极大的方便 而且大大地扩 展了钟表原先的报时功能 主要原理是由 555 定时器构成的振荡器产生稳定的 1Hz 的脉冲信号 作为 标准秒脉冲 秒计数器满 60 向分计数器进位 分计数器满 60 向小时计数器进 位 小时计数器以 24 为一个周期 并实现了小时高位具有零熄灭的功能 计数 器的输出经译码器送到显示器 可在相应位置正确显示时 分 秒 关键词 数字钟 555 定时器 Abstract The digital clock uses the digital circuit realizes to divides the second digital demonstration s timing unit widely uses in individual family the station the wharf office and so on public place becomes in the people daily life the necessary essential item as a result of digital integrated circuit s development and the quartz crystal oscillator s widespread application causes the digital clock s precision went far beyond the old style clock and watch clock s and watch s digitization produces the life for the people to bring enormous convenient moreover expanded the clock and watch original to report time greatly the function The designing topic of the electronic technology course is the digital clock The main principle is constituted by a 555 timer oscillator stable 1Hz pulse signal as the standard second pulse Generated by the transistor multivibrator oscillator circuit shock after prescaler output stable after the second pulse as a time reference Counter to the points over 60 seconds into the bit counter minutes counter at least 60 hours of the counter to carry hour counter for a period of 24 and achieved high with zero off hour functions The output of the counter by the decoder to display the correct position can be displayed in the corresponding hours minutes seconds Key digital clock 555 timer oscillator 2 目目 录录 摘 要 1 第一部分 设计任务与要求 3 1 1 设计任务 3 1 2 设计要求 3 第二部分 设计方案与论证 3 2 1 总体方案 3 2 2 设计方案 4 2 2 1 方案一 石英晶体振荡器 4 2 2 2 方案二 555 构成多谐振荡器 5 2 3 74290 芯片 6 2 4 与门 7 第三部分 单元电路的设计 7 3 1 秒脉冲发生器 7 3 2 时间计数单元 8 第四部分 总原理图及元器件清单 9 4 1 设计所得结果及分析 9 4 2 元器件清单 11 第五部分 结论与心得 12 参考文献 12 3 第一部分第一部分 设计任务与要求设计任务与要求 1 1 设计任务 设计任务 1 设计一个有 时 分 秒 23 小时 59 分 59 秒 显示的电子钟 2 用中小规模集成电路组成电子钟 1 2 设计要求设计要求 1 用中小规模集成电路设计并制作一台能显示时 分 秒数字钟 2 由 555 定时器设计一个秒脉冲发生器 输入 1Hz 的时钟 3 小时计数器用 24 进制计数器 4 采用 LED 显示时 分 秒 5 用异步十进制计数器 74LS290 设计一个分秒钟计数器 即 60 进制计数 器 6 用异步十进制计数器 74LS290 设计一个 24 小时计数器 第二部分第二部分 设计方案与论证设计方案与论证 2 1 总体方案 总体方案 本课程设计要通过简单的逻辑芯片实现数字电子钟 总体方案框图如下所示 图 2 1 总体方案框图 它由振荡电路 分频器 计数器 显示器和校时电路组成 振荡电路产生 的信号经过分频器作为秒脉冲 秒脉冲送入计数器 计数结果通过 时 分 秒 译码器显示时间 由振荡器产生稳定的 1Hz 的脉冲信号 作为标准秒脉冲 秒计数器计 60 后向分计数器进位 分计数器计满 60 后向小时进位 小时计数器设置成 24 进 制计数器 满 24 后清零 重新开始计时 计数器的输出直接送到 LED 显示器 4 秒脉冲发生器为整个数字钟的核心部分 它的精度影响到整个数字钟的稳 定性能 因此 振荡器振荡电路的设计可提出两种方案 2 2 设计方案设计方案 2 2 1 方案一 石英晶体振荡器 Q4 24 16 Q14 214 32768 2 晶体振荡器工作原理 图 2 2 图所示电路通过 CMOS 非门构成的输出为方波的数字式晶体振荡电路 这 个电路中 CMOS 非门 U1 与晶体 电容和电阻构成晶体振荡器电路 U2 实现 整形功能 将振荡器输出的近似于正弦波的波形转换为较理想的方波 输出反 馈电 阻 R1 为非门提供偏置 使电路工作于放大区域 即非门的功能近似于 一个高增益的反相放大器 电容 C1 C2 与晶体构成一个谐振型网络 完成对 振荡频率的控制功能 同时提供了一个 180 度相移 从而和非门构成一个正反 馈网络 实现了振荡器的功能 由于晶体具有较高的频率稳定性及准确性 从 而保证了输出频率的稳定和准确 晶体 XTAL 的频率选为 32768Hz 该元件专 为数字钟电路而设计 其频率较低 有利于减少分频器级数 从有关手册中 可查得 C1 C2 均为 22pF 当要求频率准确度和稳定度更 高时 还可接入校正电容并采取温度补偿措施 由于 CMOS 电路的输入阻抗极 高 因此反馈电阻 R1 可选为 22M 较高的反馈电阻有利于提高振荡频率的稳 定性 通常 数字钟的晶体振荡器输出频率较高 为了得到 1Hz 的秒信号输入 需要对振荡器的输出信号进行分频 通常实现分频器的电路是计数器电路 一 5 般采用多级 2 进制计数器来实现 例如 将 32768Hz 的振荡信号分频为 1Hz 的 分频倍数为 32768 215 即实现该分频功能的计数器相当于 15 极 2 进制计数 器 2 2 2 方案二 555 构成多谐振荡器 下图为 EWB 软件 555 定时器逻辑符号图 图 2 3 555 定时器逻辑符号 国产双极型定时器 CB555 电路结构图如图 2 4 所示 它是由比较器 C1和 C2 基本 RS 触发器和集电极开路的放电三极管 TD三部分组成 VH是比较器 C1 的输入端 V12是比较器 C2的输入端 C1和 C2的参考电压 VR1和 VR2由 VCC经三个五千欧电阻分压给出 在控制电压输入端 VCO悬空时 VR1 2 3VCC VR2 1 3VCC 如果 VCO外接固定电压 则 VR1 VCO VR2 1 2VCO RD是置零输入端 只要在 RD端加上低电平 输出端 V0便立即被置成低电平 不受其他输入端状态的影响 正常工作时必须使 RD处于高电平 图 2 4 555 定时器内部结构图 1 555 集成定时器由五个部分组成 基本 RS 触发器 由两个 与非 门组成 比较器 C1 C2 是两个电压比较器 分压器 阻值均为 5 千欧的电阻串联起来构成分压器 为比较器 C1 和 C2 提供参考电压 晶体管开关和输出缓冲器 晶体管 VT 构成开关 其状态受Q端控制 输出 缓冲器就是接在输出端的反相器 G3 其作用是提高定时器的带负载能力和 隔离负载对定时器的影响 2 基本功能 当 0 R 时 0 R 输出电压 OLo VV 为低电平 VT 饱和导通 当 1 R 时 CCTH VV 3 2 时 CC TR VV 3 1 时 C1 输出低电平 C2 输出高电平 6 1 Q Q 0 OLo Vv D T 饱和导通 当 1 R CCTH VV 3 2 CC TR VV 3 1 时 C1 C2 输出均为高电平 基本 RS 触发器保持原来状态不变 因此 o v VT 也保持原来状态不变 当 1 R CCTH VV 3 2 CC TR VV 3 1 时 C1 输出高电平 C2 输出低电平 0 Q Q 1 OHo Vv VT 截止 表 2 1 555 定时器逻辑功能表 输 入输 出 阈值输入 vI1 触发输入 vI2 复位 输出 放电管 T 00导通 11截止 10导通 1不变不变 本设计采用方案二完成数字电子钟的设计 原因是方便且用的芯片较少 2 3 74290 芯片芯片 本设计的时间计数单元由 74290 芯片实现 74290 由两个计数器组成 一个是 FF0构成的一位二进制计数器 另一个 是 FF1 FF2 FF3构成的五进制计数器 它们独立使用时 分别是二进制计数器 和五进制计数器 当计数脉冲 CP 冲 CP1端输入 Q0接到 CP2端 Q3 Q2 Q1 Q0为计数器输出时 构成 8421 编码的十进制加法计数器 而计数脉 冲 CP 从 CP2端输入 Q3接到 CP1端 Q3 Q2 Q1 Q0为计数器输出时 则构成 5421 编码的十进制加法计数器 74290 功能如表 2 2 所示 表 2 2 74290 功能表 7 由其功能表看出 当 R0 1 和 R0 2 为两个置 0 输入端 R0 1 和 R0 2 全为 1 时 将计数器置成 0000 S9 1 和 S9 2 为置 9 输入端 S9 1 和 S9 2 全为 1 时 将计数器置成 1001 图 2 5 74290 的逻辑符号 图 2 6 74290 输出真表 2 4 与门 与门 真值表如下所示 表 2 3 与门真值表 A B F 0 0 0 1 0 0 1 1 0 1 1 1 图 2 7 逻辑符号 逻辑功能描述如下 其中 A B 为输入端 Y 为输出端 当输入端 A 0 B 0 时 输出端 Y 为低电平 即 Y 0 当输入端 A 0 B 1 时 输出端 Y 为高电平 即 Y 1 当输入端 A 1 B 0 时 输出端 Y 为高电平 即 Y 1 当输入端 A 1 B 1 时 输出端 Y 为高电平 即 Y 1 即两个输入端 A B 的输入电平只要有一个是低电平 0 输出端 Y 就为低电平 8 0 只要 A B 两个输入端的电平有一个为 1 时 输出端 Y 便为高电平 1 第三部分第三部分 单元电路的设计单元电路的设计 3 1 秒脉冲发生器秒脉冲发生器 555 定时器是一种中规模集成电路 只要在外部配上适当阻容元件 就可 以方便地构成脉冲产生和整形电路 它的输出信号频率为 f0 1 43 R2 2R1 C1 由此可计算得到电阻与电容值 图 3 1 555 脉冲发生器 接通电源后 Vcc 通过 R1 R2 给 C 充电 VC 逐渐上升 当 Vc 升到 2 3Vcc 比较器 C1 输出低电平 VC1 0 555 内 RS 触发器被复位 V1 导通 输出 V0 0 之后电容 C 通过 R2 和 V1 放点 使 VC 下降 当 VC 下降到 1 3 时 比较器 C2 输出低点品 VC2 0 555 内 RS 触发器又被置位 输出 V0 1 变 成高电平 这时因为 V1 截止 电容 C 再次充电 如此周而复始 输出就是个 周期的矩阵方波了 图 3 2 555 振荡器波形 9 3 2 时间计数单元 时间计数单元 此单元电路是时间技术单元 采用 10 进制计数器 74290 和与门来实现时间 计数单元的计数功能 时间计数单元有时 分和秒计数 3 个部分 时计数单元为 24 进制计数器 分计数和秒计数单元为 60 进制计数器 每一计数器均提供一个异步清零端 高 电平有效 图 3 3 为秒计数器 CLKA 为信号输入端 由振荡器提供 1Hz 的秒脉冲 当计数达到 60 后向分计数器进位 当秒十位上达到 6 即 0110 时 R0 1 和 R0 2 接到 QB QC上 十位数清零个位数到 10 后也自动清零 在 QB QC接一 个与门然后接到分计数器上可向分计数器进一位 分计数器与秒计数器原理相 同 图 3 3 60 进制分 秒计数器 图 3 4 为 24 进制时计数器 个位和十位均为十进制计数器 当走 24 即十 位为 0010 个位为 0100 时 将对计数器进行清零 将个位和十位另个计数器 的 R0 1 和 R0 2 都分别接到十位计数器的 QB和个位计数器的 QC即可 10 图 3 4 24 进制时计数器 第四部分第四部分 总原理图及元器件清单总原理图及元器件清单 4 1 设计所得结果及分析 设计所得结果及分析 经过对以上各个步骤的总结可以的到最终的结果 通过软件对最后的结果 进行仿真 验证本次试验设计的正确性 使用 EWB 将各模块连接成完整的电路 实现了数字电子钟的设计 完成 EWB 仿真数字电子钟 使用 EWB 仿真的数字电子钟的总电路图如图 4 1 所示 图 4 1 24 小时计时数字时钟总电路仿真图 首先 由方波电源输出稳定的脉冲信号 输出标准的秒脉冲信号 秒计数 电路为六十进制计数器 秒计数电路将振荡器产生的秒脉冲信号作为输入信号 11 进行计数 并通过秒显示器显示秒 其次 当秒计数器完成 60 个秒计数后 秒 计时电路清零 输出一个 分计时信号 分计时电路收到秒计时电路产生的信 号后 开始计数并显示分 再次 当分计时电路完成 60 个分计数后 分计数器 清零 输出一个 时计时信号 时计时电路收到分计时电路产生的信号后 开 始计数并显示时 最后 时计时电路完成 24 个时计数后 清零 完成电子钟基 本功能仿真结果 然后 导出得到网络表 网络表如图 4 2 部分 图 4 2 网络表 根据网络表 在 Protel 99 SE 软件中创建并生成 PCB 印刷电路板 如图 4 3 12 图 4 3 PCB 印刷电路板 4 2 元器件清单 元器件清单 表 4 1 元器件清单列表 序号名称型号封装参数数量 个 1集成芯片555DIP81 2集成芯片74290DIP146 3电容 C1RAD0 214 8uF1 4电容 C2RAD0 210nF1 5电阻 R1AXIAL0 511 5K 1 6电阻 R2AXIAL0 542 3K 1 7电源 VCCSIP2 5V4 8LED 显示器8 9与门3 第五部分第五部分 结论与心得结论与心得 这次的课程设计不仅可以很好地锻炼学生的综合设计开发能力和动手能力 而且可以激发学生的学习兴趣 还可以大大节约数字电路课程设计实验的成本 提高设计效率 EWB 软件 可方便地在计算机上进行电路设计 仿真 其电路 结构及设计观