倒计时器的设计.doc

赣南师院物理与电子信息学院数字电路课程设计报告书姓名: 班级：电子信息工程09级 学号： 090802053 时间： 2011年 6月 6 日 论文题目倒计时器的设计课程论文要 求1任务要求设计一个99s到0s时间限制计时器。2性能指标要求：（1）工作时间可在199S内任意设定。（2）99S计时器是递减计时器，间隔为1S。能用LED数码管显示剩余工作 时间，还能显示到1/10秒。(3) 减1计时到零时(工作时间到)，并自动停止计时。(4) 具有暂停/继续工作、清零复位和启动计时功能。3设计与测试按任务要求，设计电路，计算参数，选择元器件。根据所设计电路原理图，选择所需元器件连接电路，并按照调试步骤进行调试。4. 成果要求(1)课程设计说明书一本。要求：内容完整，图表完备，字迹工整，条理清晰，分析有据。(2)所用元器件清单(3)电路实体和仿真。要求：电路必须有仿真结果（可利用Multisim进行电路仿真分析），该电路实体必须是自己安装调试通过并达到性能指标要求的电路实体。参考器件：两片CD40110一片555、共阴LED显示器2块，电阻、发光二极管等5答辩 在规定时间内，完成叙述并回答问题。（1） 设计过程一 电路设计原理与设计电路1.1 设计原理 我们可以用555时基电路构成的多谐振荡器来产生频率为10Hz的脉冲，即输出周期为0.1秒的方波脉冲，将该方波脉冲信号送到计数器74LS192的CP减计数脉冲端,再通过译码器74LS48把输入的8421BCD码经过内部作和电路“翻译”成七段（a，b，c，d，e，f，g）输出，显示十进制数，或者将该方波脉冲信号送到减法计数器CD40110的CP减计数脉冲端,通过计数器把8421BCD码经过内部作和电路“翻译”成七段（a，b，c，d，e，f，g）输出，显示十进制数将该方波脉冲信号送到减法计数器CD40110的CP减计数脉冲端,通过计数器把8421BCD码经过内部作和电路“翻译”成七段（a，b，c，d，e，f，g）输出，显示十进制数，然然后在适当的位置设置开关或控制电路即可实现计数器的直接清零，启动和暂停/连续、译码显示电路的显示。1.2 设计方案 1.2.1方案一 我们可以用555时基电路构成的多谐振荡器来产生频率为10Hz的脉冲，即输出周期为0.1秒的方波脉冲，将该方波脉冲信号送到计数器74LS192的CP减计数脉冲端,再通过译码器74LS48把输入的8421BCD码经过内部作和电路“翻译”成七段（a，b，c，d，e，f，g）输出，显示十进制数，或者将该方波脉冲信号送到减法计数器CD40110的CP减计数脉冲端,通过计数器把8421BCD码经过内部作和电路“翻译”成七段（a，b，c，d，e，f，g）输出，显示十进制数，然然后在适当的位置设置开关或控制电路即可实现计数器的直接清零，启动和暂停/连续、译码显示电路的显示。 1.2.2方案二 我们可以用555时基电路构成的多谐振荡器来产生频率为10Hz的脉冲，即输出周期为0.1秒的方波脉冲，将该方波脉冲信号送到减法计数器CD40110的CP减计数脉冲端,通过计数器把8421BCD码经过内部作和电路“翻译”成七段（a，b，c，d，e，f，g）输出，显示十进制数，然后在适当的位置设置开关或控制电路即可实现计数器的直接清零，启动和暂停/连续、置数、译码显示电路。 所以经过初步的设计，可以确定该系统应包括秒脉冲发生器、计数器、译码显示电路、辅助时序控制电路(简称控制电路)等4个部分构成。其中，方案一和方案二都是由计数器和控制电路是系统的主要部分。计数器完成99s倒计时功能，而控制电路具有直接控制计数器的启动计数、暂停、连续计数、译码显示电路的显示以及工作时间的调节。为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。如图2方案一的秒脉冲发生电路、3方案二的秒脉冲发生电路，对比方案一和方案二可以发现，方案一太过复杂，方案一要用到五个集成块，而且对于集成块与集成块所组成的电路很容易产生较大的误差，如果结果没有出来，检查错误也好困难。所以比较方案一，二。方案一容易出错，而方案二比较简单，焊接相对方案一比较简单，误差比较小，参数比较容易，简单。误差不会很大。结果比较容易出来，可减少时间，等等，所以综上所述，方案二比方案一更好，所以在焊接电路板时选择方案二。系统设计框图如图1所示。脉冲发生器计数器计数器十位显示个位显示1/10位显示译码器译码器译码器计数器其他电路控制电路图1系统设计框图 图2 方案一的秒脉冲 图3 方案二的秒脉冲发生电路.3 各分电路功能分析 1.3.1 脉冲发生电路 555定时器555定时器主要是通过外接电阻R和电容器C构成充、放电电路,并由两个比较器来检测电容器上的电压,以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路、以及多谐振荡器、单稳态触发器、施密特触发器等脉冲波形产生和整形电路。图4是NE555的内部功能原理框图和内部管脚图图4 555管脚图用555定时器构成多谐振荡器用555定时器构成多谐振荡器电路如图5(a)所示。电路没有稳态,只有两个暂稳态,也不需要外加触发信号,利用电源VCC通过R1和R2向电容器C充电,使uC逐渐升高,升到2VCC/3时,uO跳变到低电平,放电端D导通,这时,电容器C通过电阻R2和D端放电,使uC下降,降到VCC/3时,uO跳变到高电平,D端截止,电源VCC又通过R1和R2向电容器C充电。如此循环,振荡不停, 电容器C在VCC/3和2VCC/3之间充电和放电,输出连续的矩形脉冲,其波形如图5(b)所示。8 476 555 321 5R1R2ucC+VCCuo0.01Ftuo0tw2tw1tuc0T（a）5555555（b） 图5 555构成的振荡电路及即波形输出信号uO的脉宽tW1、tW2、周期T的计算公式如下:tW10.7(R1R2)CtW20.7R2CTtW1tW20.7(R12R2)C 根据要求，该系统中要使555构成的多谐振荡电路产生10Hz的脉冲，因此我们可以令R1= 1k，R2= 4.7k，C= 100uF，得到周期T=0.70.101s，即按照图6连接的电路就可以产生10Hz的方波脉冲。 图6 555定时器构成的多系振荡电路1.3.2 计数器电路计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。本次课程设计中选用CD40110来实现要求的减法计数功能。CD40110-十进制加减计数器/锁存/七段 简要说明： CD40110为十进制可逆计数器/锁存器/译码器/驱动器，具有加减计数，计数器状态锁存，七段显示译码输出等功能。CD40110有 2个计数时钟输入端CPU和 CPD分别用作加计数时钟输入和减计数时钟输入。由于电路内部有一个时钟信号预处理逻辑，因此当一个时钟输入端计数工作时，另一个时钟输入端可以是任意状态。 40110的进位输出 CO和借位输出 BO一般为高电平，当计数器从09时，BO输出负脉冲；从90时 CO输出负脉冲。在多片级联时，只需要将CO和 BO分别接至下级 40110的 CPU和 CPD端，就可组成多位计数器。 引出端符号： BO 借位输出端 CO 进位输出端 CPD 减计数器时钟输入端CPU 加计数器时钟输入端 CR 清除端 /CT 计数允许端 /LE 锁存器预置端 VDD 正电源 Vss 地 Ya6g 锁存译码输出端 推荐工作条件： 电源电压范围3V18V 输入电压范围0VVDD 工作温度范围 M类55125 E类.4085极限值： 电源电压.0.5V18V 输入电压0.5VVDD+0.5V 输入电流.10mA 储存稳定65150 引出端排列： 图7 CD40110管脚图逻辑图图8 CD40110逻辑图 图9 CD40110 功能表本设计主要基于CD40110,设计的秒、分时钟电路CD40110 内部集成了计数、译码、锁存器的功能，因此可以省去一些译码芯片，内部有加法器与减法器两种功能，都是十进制的图中的1Hz的信号，可经过555多谐振荡产生，也可以通过晶振32768经过分频得到，也可以通过把市电经过50分频得到还可以加入时间调整，报时模块图10 CD40110 时钟电路1.4 仿真原理图具有数字显示的倒计时器的设计主要分为四个模块：时钟模块（即秒脉冲发生模块）、计数模块、译码显示模块、辅助时序控制模块（简称控制电路），总体仿真电路如下图（图11的输出端连接到 图12 的输入）。打开仿真软件Multisim 10.0.1按要求在Multisim 10.0.1里连接好如图所示的电路后就可以按下F5就可以进行电路仿真了，由于仿真界面的限制，此次课程设计的仿真分为了两部分完成。脉冲发生电路（图11）和倒计时的总体电路（图12）。在脉冲发生电路仿真中我们可以用示波器来观察产生的脉冲是否为10Hz。而在整体电路的仿真部分用一个10Hz的脉冲源替代了脉冲发生电路，最后的仿真结果是：计时器可以从9倒计时到0停止。同时也可以通过图中的开关按钮来完成时间的调整、置位、清零和暂停。 图11 555定时器构成的多系振荡电路图12 倒计时器整体电路图小结：该倒计时器的设计主要分为四个模块：时钟模块（即秒脉冲发生模块）、计数模块、译码显示模块、辅助时序控制模块（简称控制电路），CD40110有 2个计数时钟输入端CPU和 CPD分别用作加计数时钟输入和减计数时钟输入。由于电路内部有一个时钟信号预处理逻辑，因此当一个时钟输入端计数工作时，另一个时钟输入端可以是任意状态。 40110的进位输出 CO和借位输出 BO一般为高电平，当计数器从099时，BO输出负脉冲；从990时 CO输出负脉冲。在多片级联时，只需要将CO和 BO分别接至下级 40110的 CPU和 CPD端，就可组成多位计数器。CD40110 内部集成了计数、译码、锁存器的功能，因此可以省去一些译码芯片，内部有加法器与减法器两种功能，都是十进制的图中的1Hz的信号，经过555多谐振荡产生 。二 课程设计心得体会 通过此次课程设计，使我更加扎实的掌握了有关数字电路方面的知识，在设计过程中虽然遇到了一些问题，但经过一次又一次的思考，一遍又一遍的检查终于找出了原因所在，也暴露出了前期我在这方面的知识欠缺和经验不足。实践出真知，通过亲自动手制作，使我们掌握的知识不再是纸上谈兵。在课程设计过程中，我们不断发现错误，不断改正，不断领悟，不断获取。最终的检测调试环节，本身就是在践行“过而能改，善莫大焉”的知行观。这次课程设计终于顺利完成了，在设计中遇到了很多问题，最后在老师的指导下，终于游逆而解。在今后社会的发展和学习实践过程中，一定要不懈努力，不能遇到问题就想到要退缩，一定要不厌其烦的发现问题所在，然后一一进行解决，只有这样，才能成功的做成想做的事，才能在今后的道路上劈荆斩棘，而不是知难而退，那样永远不可能收获成功，收获喜悦，也永远不可能得到社会及他人对你的认可！课程设计诚然是一门专业课，给我很多专业知识以及专业技能上的提升，同时又是一门讲道课，一门辩思课，给了我许多道，给了我很多思，给了我莫大的空间。同时，设计让我感触很深。使我对抽象的理论有了具体的认识。通过这次课程设计，在本次的课程设计中通过自己选题，找材料，分析、设计等，也掌一些软件的操作方法，这为以后的学习做了铺垫。整个设计实现了从单一的理论学习到解决实际问题的转变。通过本次的课程设计，我最大的收获就是提高了自身的动手能力，培养了我的寻求解决问题的能力和团队精神也增强了我其它方面的能力。在设计中，我充分应用我们所学的知识，例如：集成电路74LS系列、CD40110，三极管、二极管、整定时器555等元件的应用。这次实践使我受益匪浅，在摸索该如何设计电路使之实现所需功能的过程中，特别有趣，培养了我的设计思维，增强了我的实际操作能力。在让我体会到设计电路艰辛的同时，更让我体会到成功的喜悦和快乐。这次设计所用的的工具是Multisim 10.0.1,由于之前接触过类似的软件，所以画图和仿真就比较方便，使设计的质量得到了保证。本次课程设计提高了我的综合动手能力和工程设计能力，它使我的理论知识得到了综合应用，培养我综合运用所学理论的能力和解决较复杂的实际问题的能力。我认为，在这学期的实验中，不仅培养了独立思考、动手操作的能力，在各种其它能力上也都有了提高。更重要的是，在实验课上，我们学会了很多学习的方法。而这是日后最实用的，真的是受益匪浅。要面对社会的挑战，只有不断的学习、实践，再学习、再实践。这对于我们的将来也有很大的帮助。通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，但可喜的是最终都得到了解决。附录：所需电器元件1. 芯片：LM555一片 ，两片CD401102.