373为三态输出的八D透明锁存器.doc_第1页
373为三态输出的八D透明锁存器.doc_第2页
373为三态输出的八D透明锁存器.doc_第3页
373为三态输出的八D透明锁存器.doc_第4页
373为三态输出的八D透明锁存器.doc_第5页
免费预览已结束，剩余1页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

373为三态输出的八D透明锁存器,共有54/74S373和54/74LS373两种线路结构型式。373为三态输出的8 D透明锁存器, 373的输出端O0-O7可直接与总线相连。当三态允许控制端OE为低电平时，O0-O7为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，O0-O7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端LE为高电平时，O随数据D而变。当LE为低电平时，O被锁存在已建立的数据电平。当LE端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。 373引出端符号： D0D7-数据输入端OE-三态允许控制端（低电平有效） LE-锁存允许端 O0-O7-输出端 373外部管腿图、真值表：逻辑图：其他参数：极限值: 电源电压 . 7V 输入电压54/74S373.5.5V 54/74LS373 .7V 输出高阻态时高电平电压 .5.5V 工作环境温度 ：54XXX.-55125 74XXX.070 存储温度 .-65150推荐工作条件：静态特性：动态特性：tPZH输出由高阻态到高允许时间 tPZL输出由高阻态到低允许时间 tPHZ输出由高到高阻态禁止时间 tPLZ输出Vcc8Q8D7D7Q6Q6D5D5QALE8位锁存器 74LS373 20191817161514131211） 1 2 3 4 5 6 7 8 910 -OE 1Q1D2D2Q3Q3D4D4QGND由低到高阻态禁止时间图6.2 单片机扩展2732 EPROM电路3. 芯片说明(1) 74LS37374LS373是带三态缓冲输出的8D锁存器，由于单片机的三总线结构中，数据线与地址线的低8位共用P0口，因此必须用地址锁存器将地址信号和数据信号区分开。74LS373的
人人文库> 全部分类> 专业文献 > 医学资料

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论