数字电路实验二 半加半减器的设计.doc_第1页
数字电路实验二 半加半减器的设计.doc_第2页
数字电路实验二 半加半减器的设计.doc_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

_实验二 半加半减器的设计1、 实验目的1、利用普通的门电路或使用译码器或使用数据选择器设计一个半加半减器。二、实验仪器及器件1、数字电路试验箱，示波器2、虚拟器件：74LS197，74LS138,74LS00，74LS20，74LS151三、实验预习在proteus上进行了仿真实验，通过普通的门电路连接成半加半减器的逻辑电路。在之后的课上了解了编码器和译码器以及数据选择器。4、 实验原理 1、用普通门电路实现组合逻辑电路 2、用译码器实现组合逻辑电路 译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。 3、用数据选择器实现组合逻辑电路 数据选择器的功能是从一组输入数据中选出某一个信号输出。或称为多路开关。5、 实验内容首先，根据半加半减器的电路逻辑列出真值表：输入输出SABYC(进/借位)74LS138对应输出位置00000Y000110Y101010Y201101Y310000Y410111Y511010Y611100Y7 根据真值表画出Y和C卡诺图：Y:SAB00011110011111C:SAB000111100111根据卡诺图可得逻辑表达式： Y=AB C=(SA)B然后，开始在数电实验箱上连接电路，我选择的芯片是：74LS197，74LS00，74LS20，74LS138.对于74LS197，先将CP1接连续脉冲，然后分别将Q1，Q2，Q3接到“0-1”显示器上检查电路是否正常，接着将Q3，Q2，Q1分别接到74LS138的S0,S1,S2作为八进制输入，Q3，Q2，Q1分别代表S,A,B。根据真值表，Y在Y1,Y2,Y5,Y6处有高电平的输出，C在Y3，Y5处有高电平输出，分别将它们接入与非门芯片74LS20、74LS00即可得到Y和C的输出。最后，将CP1，S,A,B,Y,C接入示波器得到下图：从上到下分别是CP1,B,A,S,C
人人文库> 全部分类> 应用文书 > 事务文书

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论