用于ESD保护的几种器件.doc_第1页
用于ESD保护的几种器件.doc_第2页
用于ESD保护的几种器件.doc_第3页
用于ESD保护的几种器件.doc_第4页
用于ESD保护的几种器件.doc_第5页
已阅读5页,还剩4页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

用于ESD保护的几种器件这篇文章将根据ESD in Silicon Integrated Circuits second editionAjith Amerasekera, Charvaka Duvvury 第四章“physics and operation of ESD protection circuit elements”整理出来。因为加入了个人的理解,有可能误解了原作者的意思, 所以想正确理解文中内容请参考原文!正文控制在ESD情形下的大电流,基本的原则就是启动半导体器件。这些重要的器件包括,PN diode、nMOS、pMOS、bipolar transistor、resistor 、SCR等,当然这些结构可能会以寄生的形式出现。电阻对于n-well电阻 (1)Jn:电流密度,&: 电导率,n、p:杂质密度, q:电子电荷,Un,Up:迁移率, E:电场因为此时空穴引起的电流可以忽略不计,因此才得到如此等式关系。载流子运动方程:,在稳定情况下,即左边第一项为零得出等式为:,m:有效质量,Vx:漂移速度,:平均自由时间又 即载子迁移率与平均自由时间和有效质量有关, 所以此时等式(1)可写为 Jn=nq Vd当E=104 V/cm时,Vd将到达饱和,值约为107cm/s,饱和电流密度Jsat将不随着电场发生变化。这种特征没有出现在低掺杂1014/cm3或重掺杂大约1020/cm3的情况下。(杂质浓度过高会形成杂质能带,影响禁带宽度)当电压加大远高饱和区域时,最终达到碰撞电离(impact ionization)阈值,空穴产生,空穴电流不再忽略不计而且影响到整体电流,此时电压将会下降,从而出现负阻或snapback特征。温度升高,半导体载流子分布进入本征激发区域,一旦价带电子被激发到导带,价带便产生空穴,空穴电流将影响到整体电流。碰撞电离过程是载子获得足够能量,通过碰撞产生电子-空穴对,产生机制与俄歇复合类似。在饱和状态下,温度升高引发碰撞电离可能性很大。二极管Diode在此处译为二极管应该有些不妥,这里讲的是类似二极管的结构。最简单的电压箝制器件就是扩散二极管(diffusion diode)。正偏电压大概0.5v时有可测电流,单位内阻值大约20-100 ohms/um,反偏有可能进入雪崩击穿。正向偏置理想diode电流 其中A:面积,D:少数载流子扩散系数,NB:背景(衬底)扩散浓度,Ld:扩散长度I0:饱和电流(通常情况下我们会看到这两个公式: )上述等式在低水平注入时适用。室温下,电流随电压幅度增加(幅度约为60mV)。在高电流水平时此时电流不受背景掺杂浓度影响,进入电导调制区域(conductivity modulated region) ,此时载流子浓度远高于掺杂浓度p=n=ni*exp(qv/2kT)。这说明载流子数目高于阱区掺杂浓度对电导率的影响。传导从低到高的转变发生在例如 NB=1017/cm3,室温,V0约0.8V。在高注入水平区域很少能够观察到,是因为重掺杂电阻在同向偏置中起到十分重要的作用。在轻掺杂衬底和形成在阱区的diode,邻近高掺杂区域之间的电流方向几乎全部为横向的。Diode面积定义为结侧面积,比例对应到结深及四周长度。Diode形成在外延,电流方向几乎是垂直的。diode面积定义为底部面积,比例对应到扩散面积。Diode应用到ESD电路中可以承载高电流密度。结构如图,高掺杂区域为阳、阴极,低掺杂区域因diode不同有N或P型。内阻在低电流注入时受掺杂浓度支配,在高电流密度时进入电导调制并且减小了内阻值约为50 ohms/um。电导调制在瞬间条件下发生在一个有限时间之后。这个有限时间近似等于低掺杂区域的载流子跃迁时间。所以电阻一开始很大,随时间减小(大约1ns之内)。为低掺杂区域宽度函数。这个时效箝制电压(time-dependent clamping voltage)在短时间内对影响PAD高电压、或如CDM(Charged Device Model)放电等ESD情况很有效。反向偏置当一个二极管结反偏大于零点几伏时,反偏电流可以定义为:Nc:导带状态密度,Nv:价带状态密度,W:扩散宽度,e:载流子有效寿命。上等式中加在耗尽区域上的电场小于雪崩阈值电场大约105v/cm。反偏电流是因为第二项的耗尽区域的热载子数目和第一项中性区域载子的扩散引起。在低温时,热量产生的影响对IR变化占主导地位,斜率1/2。在高温时,扩散电流对IR变化占主导地位,斜率为1。将反偏电场增加到接近105v/cm时,在耗尽区域的载子就获得了足够的能量,并且碰撞晶格产生电子-空穴对。这些新的载子在电场被加速获得新的能量,并继续碰撞,从而引起电子-空穴对的激增,这个过程就是雪崩倍增(avalanche multiplication)。电子,空穴电流In0,Ip0在这个区域可计算为:其中alpha为电子,空穴各自的碰撞电离系数,Okuto和Crowell经验公式为:An=0.426/v,Ap=0.243/v,Bn=4.81x105v/cm,Bp=6.53x105v/cm,Cn=3.05x10-4,Cp=5.35x10-4,Dn=6.86x10-4,Dp=5.87x10-5.简化公式如下:Bi=Eg/q, 为载子自由程。0 50 (埃) and Er0 = 50 meV是和声子能量在0点的值。简化公式中加入温度因素更为合理。上式为倍增因子,应用于碰撞电离模型分析。其中I指耗尽区域边缘电流。使用alpha 等式可改写为:雪崩击穿发生时,Mn,p接近极限:实验证明M与加在结上的电压Vj的关系可以用如下等式描述:式中n参数在2-6范围内根据不同结类型调整。调整Vj接近Vav时,M的增量将变得很明显。这是另一个表达M的等式,适应参数AiA*Xd, BiB*Xd 相对前一个等式提供更好的实验 Vj 范围,特别是在对比缓变结(graded junction) 与突变结(abrupt junction)时。当Vj接近Vav时,M接近于无穷大,Vav可表示为:如果Vav已知,通过这个等式就可以了解到Ai与Bi的关系。这里唯一的限制因素就是耗尽区域外中性区域的电阻。Alpha温度相关,当T上升,碰撞电离减少,M下降。另一个解释就是雪崩电压随温度增加。p-i-n 二极管在日趋完善的硅芯片工艺中,二极管可以用轻掺杂区域分开高掺杂的扩散区。在低电流水平,轻掺杂或本征区域相当于电阻串联了两极。然而,在高电流水平i区域进入强电导调制,也就是说,n,p浓度远大于平衡时的水平。在低注入水平,二极管电流密度受轻掺杂区域漂移电流的支配。在中等或高注入水平时,电流密度受结附近的扩散电流的支配。在这些条件下,显示电阻是受电流变化而发生变化的,调制现象表明在这个区域,电流增加,电阻将减小。在高注入条件下,器件相当于一个理想二极管和一个可变电阻的结合体。当二极管正向偏置时,电阻可定义为,其中K是结分割比例。P-i-n二极管内阻在高电流水平的值远小于在低电流

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论