认知无线电终端的改进设计与实现及OFDM峰均比抑制算法的研究_硕士论文.doc

认知无线电终端的改进设计与实现及OFDM峰均比抑制算法的研究Improved Design and Implementation of Cognitive Radio Terminals and Research on Algorithm Reducing PAPR of OFDM矚慫润厲钐瘗睞枥庑赖。A thesis submitted toXian Jiaotong Universityin partial fulfillment of the requirementsfor the degree ofMaster of Engineering ScienceByJunping Luo(Information and Communication Engineering)Supervisor: Associate Prof. Xinmin LuoMay 2008摘 要论文题目：认知无线电终端的改进设计与实现及OFDM峰均比抑制算法的研究学科专业：信息与通信工程申请人：罗俊平指导教师：罗新民 副教授摘 要 本研究得到国家高技术研究发展“863计划”资助项目(2005AA123910)；陕西省科技攻关计划项目(2005K04-G11)；陕西省自然科学基金资助项目(2006F41)资助。聞創沟燴鐺險爱氇谴净。认知无线电(Cognitive Radio, CR)是一种用于提高无线通信频谱资源利用率的智能技术，为解决当前效率低下的频谱管理方式与不断增长的频谱资源需求之间的矛盾提供了一种新的途径。目前对CR的研究才刚刚起步，为了消除争议，验证CR理论，为CR的研究以及标准的确立提供参考，本课题组设计了一套基于软件定义无线电架构的的标准化、模块化通用CR实验系统。本文的主要工作是CR实验系统终端的硬件和软件框架设计与实现以及对降低CR实验系统终端发送信号峰均比算法的研究。残骛楼諍锩瀨濟溆塹籟。论文首先介绍CR实验系统终端硬件的设计与实现。提出基带处理母板和中频子板、控制子板分离的结构设计方案，针对基带处理母板提出3DSP+FPGA的硬件架构，为实验系统提供强大的基带计算能力，并且设计了中频子板和基带处理母板高速通信扩展插槽，有效的提高了实验系统的数据传输速率。接着论文介绍CR实验系统终端软件框架设计与实现。在发送和接收DSP中基于DSP/BIOS设计了实时多任务系统程序框架，较好地满足了各个算法任务的执行时序和实时性要求，提高了DSP的CPU工作效率。论文随后针对CR实验系统终端发送信号峰均比过高导致误码上升的问题提出一种新的改进限幅算法并成功应用于CR实验系统，有效的降低了发送信号峰均比，提高了系统误码性能。酽锕极額閉镇桧猪訣锥。论文中设计的CR实验系统终端软、硬件均已实现并调试成功，文中最后给出了调试结果。基于实验系统终端的组网实验以及认知无线电算法验证实验正在逐步开展，基本实现了CR实验系统终端的设计目标。彈贸摄尔霁毙攬砖卤庑。关 键 词：认知无线电，CR实验系统终端，OFDM峰均比，改进限幅算法论文类型：应用研究77ABSTRACTTitle: Improved Design and Implementation of Cognitive Radio Terminals and Research on Algorithm Reducing PAPR of OFDM謀荞抟箧飆鐸怼类蒋薔。Speciality:Information and Communication Engineering厦礴恳蹒骈時盡继價骚。Applicant:Junping LuoSupervisor:Associate Prof. Xinmin LuoABSTRACT Funded by: “The National High Technology Research and Development Program of China(863 Program, No.2005AA123910)”, “The Science and Technology Plan Foundation of Shaanxi Province” (No.2005K04-G11) and “The Natural Science Fundation of Shaanxi Province(No.2006F41)”.茕桢广鳓鯡选块网羈泪。Cognitive radio is an intelligent technology used to improve the utilization of spectrum resource. It provides a novel solution for the contradiction between the inefficiency of spectrum management and the growing demand for spectrum resource. The research of CR has just begun. So a standardized and modular CR expermental system is designed by our project team in order to propose remarkable academic achivements and standards of CR. This thesis mainly focuses on design and implementation of hardware and software of CR terminals and the research on reducing PAPR of CR terminals.鹅娅尽損鹌惨歷茏鴛賴。The thesis firstly presents the design and implementation of hardware of CR terminals. A novel hardware architecture of 3DSP+FPGA is proposed to provide a powerful base-band digital signal processing ability. A high-speed expanding slot connecting the base-band board and the IF boards is proposed to increase the data rate of CR expermental system. Then the thesis secondly presents the design and implementation of software framework of CR terminals. A realtime multi-task software framework based on DSP/BIOS is proposed to improve the efficiency of DSP and meet the requirement of timing of all algorithms. Finally, a novel improved clipping algorithm is presented and implemented in CR terminals in order to solve the problem caused by high PAPR of transmitting signals. This algorithm has reduced PAPR efficiently and improved the BER performance of CR expermental system.籟丛妈羥为贍偾蛏练淨。The hardware and software of CR terminal presented in this thesis are already implemented and debugged. The results of debugging are presented at the last of the thesis. Now a new expermental network and correlative algorithms are being developing based on the CR terminals.預頌圣鉉儐歲龈讶骅籴。KEY WORDS: Cognitive radio; CR terminal; PAPR of OFDM; Improved clipping algorithm渗釤呛俨匀谔鱉调硯錦。TYPE OF THESIS: Applied Research目 录绪论目 录1 绪论1铙誅卧泻噦圣骋贶頂廡。1.1 认知无线电研究现状1擁締凤袜备訊顎轮烂蔷。1.2 课题背景及认知无线电实验系统概述2贓熱俣阃歲匱阊邺镓騷。1.3 论文的主要工作和内容安排5坛摶乡囂忏蒌鍥铃氈淚。2 认知无线电实验系统终端的硬件设计与实现7蜡變黲癟報伥铉锚鈰赘。2.1 基于软件定义无线电的实验系统终端硬件架构设计7買鲷鴯譖昙膚遙闫撷凄。2.2 基带处理母板硬件电路设计与实现8綾镝鯛駕櫬鹕踪韦辚糴。2.2.1 主要芯片选型分析9驅踬髏彦浃绥譎饴憂锦。2.2.2 硬件接口设计9猫虿驢绘燈鮒诛髅貺庑。2.2.3 硬件电路实现13锹籁饗迳琐筆襖鸥娅薔。2.3 中频子板电路设计与实现21構氽頑黉碩饨荠龈话骛。2.3.1 中频发送子板21輒峄陽檉簖疖網儂號泶。2.3.2 中频接收/检测子板24尧侧閆繭絳闕绚勵蜆贅。2.4 射频模块选型28识饒鎂錕缢灩筧嚌俨淒。2.5 本章小结28凍鈹鋨劳臘锴痫婦胫籴。3 认知无线电实验系统终端软件框架设计与实现29恥諤銪灭萦欢煬鞏鹜錦。3.1 认知无线电实验系统终端算法任务流程29鯊腎鑰诎褳鉀沩懼統庫。3.2 基带算法任务分配29硕癘鄴颃诌攆檸攜驤蔹。3.3 DSP算法流程设计32阌擻輳嬪諫迁择楨秘騖。3.4 基于DSP/BIOS的多任务程序框架设计34氬嚕躑竄贸恳彈瀘颔澩。3.4.1 实时多任务系统及DSP/BIOS简介34釷鹆資贏車贖孙滅獅赘。3.4.2 基于DSP/BIOS的程序设计方法36怂阐譜鯪迳導嘯畫長凉。3.4.3 发送DSP实时多任务程序框架设计36谚辞調担鈧谄动禪泻類。3.4.4 接收DSP实时多任务程序框架设计39嘰觐詿缧铴嗫偽純铪锩。3.5 本章小结42熒绐譏钲鏌觶鷹緇機库。4 认知无线电实验系统降低信号峰均功率比算法的研究与实现43鶼渍螻偉阅劍鲰腎邏蘞。4.1 OFDM传输技术的峰均功率比问题43纣忧蔣氳頑莶驅藥悯骛。4.1.1 峰均功率比定义43颖刍莖蛺饽亿顿裊赔泷。4.1.2 OFDM信号峰均功率比统计规律44濫驂膽閉驟羥闈詔寢賻。4.2 高峰均功率比对认知无线电系统造成的影响45銚銻縵哜鳗鸿锓謎諏涼。4.3 常见的降低信号峰均功率比算法比较47挤貼綬电麥结鈺贖哓类。4.3.1 信号预畸变技术47赔荊紳谘侖驟辽輩袜錈。4.3.2 编码类技术48塤礙籟馐决穩賽釙冊庫。4.3.3 概率类技术48裊樣祕廬廂颤谚鍘羋蔺。4.4 改进限幅滤波算法降低OFDM信号峰均功率比49仓嫗盤紲嘱珑詁鍬齊驁。4.4.1 限幅算法思想49绽萬璉轆娛閬蛏鬮绾瀧。4.4.2 改进限幅算法50骁顾燁鶚巯瀆蕪領鲡赙。4.4.3 改进限幅算法参数的选择52瑣钋濺暧惲锟缟馭篩凉。4.4.4 改进限幅算法仿真结果53鎦诗涇艳损楼紲鯗餳類。4.5 改进限幅算法在认知无线电实验系统中的实现54栉缏歐锄棗鈕种鵑瑶锬。4.6 本章小结56辔烨棟剛殓攬瑤丽阄应。5 认知无线电终端的硬件和软件框架测试57峴扬斕滾澗辐滠兴渙藺。5.1 认知无线电实验系统终端硬件测试57詩叁撻訥烬忧毀厉鋨骜。5.1.1 电源模块测试57则鯤愜韋瘓賈晖园栋泷。5.1.2 时钟信号测试59胀鏝彈奥秘孫戶孪钇賻。5.1.3 高速数字信号传输的信号完整性测试61鳃躋峽祷紉诵帮废掃減。5.2 认知无线电实验系统软件框架测试62稟虛嬪赈维哜妝扩踴粜。5.2.1 底层硬件配置测试62陽簍埡鲑罷規呜旧岿錟。5.2.2 各算法模块间的接口测试63沩氣嘮戇苌鑿鑿槠谔應。5.2.3 任务时序和算法实时性测试64钡嵐縣緱虜荣产涛團蔺。5.3 本章小结64懨俠劑鈍触乐鹇烬觶騮。6 结论与展望65謾饱兗争詣繚鮐癞别瀘。6.1 工作总结65呙铉們欤谦鸪饺竞荡赚。6.2 后续工作及展望65莹谐龌蕲賞组靄绉嚴减。致 谢66麸肃鹏镟轿騍镣缚縟糶。参考文献67納畴鳗吶鄖禎銣腻鰲锬。附 录 认知无线电实验系统终端实物图69風撵鲔貓铁频钙蓟纠庙。攻读学位期间取得的研究成果70灭嗳骇諗鋅猎輛觏馊藹。声明CONTENTS绪论CONTENTS1 Preface11.1 Reasearch Status of Cognitive Radio11.2 Thesis Background and Brief Introduction of CR Experimental System2铹鸝饷飾镡閌赀诨癱骝。1.3 Main work and the Arrangement of Contents52 Design and Implementation of Hardware in CR Terminals7攙閿频嵘陣澇諗谴隴泸。2.1 Design of Hardware Framework Based On SDF72.2 Circuit Design of the Base Band Processing Board8趕輾雏纨颗锊讨跃满賺。2.2.1 Selection of the Key Devices92.2.2 Circuit Design of Interface92.2.3 Circuit Implementation132.3 Circuit Design and Implementation of the IF Boards21夹覡闾辁駁档驀迁锬減。2.3.1 IF Transmitter Board212.3.2 IF Receiver Board242.4 Selection of Radio-Frequency Module282.5 Brief Summary283 Design and Implementation of the Software Framework in CR Terminals29视絀镘鸸鲚鐘脑钧欖粝。3.1 Algorithm Flow in CR Terminals293.2 Dispatch of Base Band Algorithms293.3 Algorithm Flow in DSP323.4 Design of Multi-task Software Frameword Based On DSP/BIOS34偽澀锟攢鴛擋緬铹鈞錠。3.4.1 Brief Introduction of Real-time Multi-task Operating System and DSP/BIOS34緦徑铫膾龋轿级镗挢廟。3.4.2 Design method of software Based on DSP/BIOS36騅憑钶銘侥张礫阵轸蔼。3.4.3 Software Frameword in Transmitting DSP363.4.4 Software Frameword in Receiving DSP393.5 Brief Summary424 Reasearch of Algorithm Reducing the PAPR in CR Experimental System43疠骐錾农剎貯狱颢幗騮。4.1 Brief Introduction of PAPR Problem of OFDM Signal43镞锊过润启婭澗骆讕瀘。4.1.1 Definition of PAPR434.1.2 Statistical Properties of PAPR of OFDM Signal44榿贰轲誊壟该槛鲻垲赛。4.2 Impact to CR Experimental System Caused by High PAPR45邁茑赚陉宾呗擷鹪讼凑。4.3 Common Algorithms Reducing the PAPR of OFDM signal47嵝硖贪塒廩袞悯倉華糲。4.3.1 Signal Distortion Techniques474.3.2 Coding Techniques484.3.3 Probability Techniques484.4 Improved Clipping Algorithm Reducing PAPR of OFDM signal49该栎谖碼戆沖巋鳧薩锭。4.4.1 Basic Idea of Clipping Algorithm494.4.2 Improved Clipping Algorithm504.4.3 Selection of Parameters in Improved Clipping Algorithm52劇妆诨貰攖苹埘呂仑庙。4.4.4 Simulation Result of Improved Clipping Algorithm53臠龍讹驄桠业變墊罗蘄。4.5 Implementation of the Improved Clipping Algorithm in CR Experimental System54鰻順褛悦漚縫冁屜鸭骞。4.6 Brief Summary565 Testing and Debugging of Hardware and Software Framework in CR Terminals57穑釓虚绺滟鳗絲懷紓泺。5.1 Debugging of Hardware in CR Terminals575.1.1 Debugging of Power Module575.1.2 Debugging of Clock Module595.1.3 Signal Integrity Testing of High Speed Digital Signals61隶誆荧鉴獫纲鴣攣駘賽。5.2 Debugging of Software Framework in CR Terminals62浹繢腻叢着駕骠構砀湊。5.2.1 Configurating the Underlying Hardware625.2.2 Interface of All Algorithm modules635.2.3 Timing and Real-time Properties of All Algorithm Tasks64鈀燭罚櫝箋礱颼畢韫粝。5.3 Brief Summary646 Conclusions and Suggestions656.1 Conclusions656.2 Suggestions65Acknowledgements66References67Appendice69Achievements70Declaration惬執缉蘿绅颀阳灣熗鍵。1 绪论1 绪论无线通信从出现到现在短短几十年时间，历经几代变革，到现在呈现多种无线通信系统共同发展的态势。目前各个无线通信系统在政府有关部门的授权下使用各自的通信频段和带宽。这种静态的无线频谱管理方式，虽然可以简单有效地避免不同无线通信系统间的相互干扰，但常常导致频谱利用率非常低1。并且对于日益增长的无线通信带宽需求和新出现的通信系统没有很好的支持，成为无线通信技术发展的瓶颈。在此背景下，认知无线电技术被提出用于提高频谱利用率，解决不断增长的频谱资源需求与当前效率低下的频谱管理方式之间的矛盾。贞廈给鏌綞牵鎮獵鎦龐。1.1 认知无线电研究现状1999年Joseph Mitola在软件定义无线电(Software Defined Radio, SDR)基础上提出认知无线电(Cognitive Radio, CR)2。其基本思想是认知无线电系统能够感知周围的无线通信环境，动态检测和有效利用已被分配但暂时未使用或者未完全使用的频谱，根据一定的学习和决策算法，实时自适应地改变系统工作参数，在时间、频率以及空间上进行多维的频谱复用，从而提高频谱利用率3。嚌鲭级厨胀鑲铟礦毁蕲。在Mitola之后，Fatih Capar提出一种比较简单，容易实现的认知无线电定义4，将认知无线电定义为一种智能化、动态频谱资源管理使用方式，授权用户拥有最高的频谱使用优先级，它可以和若干具有低优先级的认知用户分享频谱资源，以提高频谱资源利用率。目前国际上开展的CR研究大多采用类似的简化定义。薊镔竖牍熒浹醬籬铃騫。2004年5月FCC明确支持CR技术并修正美国的电波法，给出CR在电视广播频段内实现的建议标准5。同年10月，IEEE成立802.22工作组开始着手研究和制定工作于电视频段的、基于CR技术的WRAN技术标准6，目标是将分配给电视广播的VHF/UHF频带的空闲频道有效利用作为宽带访问线路。齡践砚语蜗铸转絹攤濼。各研究机构在认知无线电系统的可行性验证和实现研究方面也做了大量工作。美国国防部高级研究计划署(DARPA)资助的下一代无线通信(XG)项目设计了自适应频谱系统原型，项目组基于该系统原型完成了在不干扰授权用户的前提下使用空闲的频段进行通信的实验，实验结果表明频谱的利用率可以比现有水平提高10倍7。2003年5月MITRE公司自主研发自适应频谱无线电(Adaptive Spectrum Radio, ASR)实验床，基于该实验床成功验证了自适应频谱接入的可行性8。维吉尼亚无线通信技术中心研究设计了认知无线电仿真实验椅和硬件实验床，并着手研发基于生物启发的认知无线电引擎节点9。绅薮疮颧訝标販繯轅赛。伯克利大学建立了伯克利仿真平台BEE2 (Berkeley Emulation Engine 2)。仿真平台基带模块使用5块FPGA (Field Programmable Gate Array, 现场可编程门阵列器件)，每个FPGA支持4路射频数据输入，基于该仿真平台可以完成CR系统的频谱感知等物理层和网络层算法实验。伯克利大学的研究人员基于BEE2对基于能量和基于循环平稳特性的频谱感知技术和算法进行了实验仿真和性能分析10。饪箩狞屬诺釙诬苧径凛。近几年，国内研究机构也开始关注和跟踪CR技术的发展，包括电子科技大学、清华大学、香港科技大学及西安交通大学在内的各高校纷纷开展对CR理论的研究和实现方案的探讨。国家863计划基金在2005年首次支持了认知无线电关键技术的研究。目前国内各高校研究机构对CR技术的研究课题主要集中于CR系统中的合作及跨层设计技术、空间信号检测和分析、QoS保证机制和认知无线电实验系统研制等方面。烴毙潜籬賢擔視蠶贲粵。1.2 课题背景及认知无线电实验系统概述目前对认知无线电的研究仍处于起步发展阶段，很多观点没有形成统一认识，甚至争议很大。例如授权用户怀疑认知用户空闲频谱检测的可靠性，担心自身通信的可靠性会受到认知用户的威胁11；另一方面，学术界提出的各种频谱检测方法往往没有机会在实际的系统中得到验证。因此，一个具体的认知无线电实验系统可以很好的说明和验证诸多问题，为认知无线电理论研究和标准确立积累经验、提供参考。项目组前期在借鉴软件定义无线电架构及IEEE相关标准的基础上，在电视UHF频段实现了第一版认知无线电实验系统。鋝岂涛軌跃轮莳講嫗键。第一版认知无线电实验系统实现了一定距离内、空闲电视频道上的点对点无线通信，通信终端在静默期感知电视信号，发现电视信号占用工作频段后发出通知信号，操作员切换终端工作频率在新的空闲频段保持通信。第一版认知无线电具备了对CR基本概念及关键技术进行验证的能力。但是，第一版认知无线电实验系统结构简单，功能单一，频谱切换仍需人工干预，频谱感知能力也较弱。为了进一步验证认知无线电系统实现可能性，项目组设计了第二版认知无线电实验系统。下文中出现的“实验系统”除特别注明外，均指第二版认知无线电实验系统。撷伪氢鱧轍幂聹諛詼庞。第二版认知无线电实验系统不再沿用第一版的大区制网络拓扑结构，改为使用带中心控制节点的分布式AdHoc多小区网络结构。第二版认知无线电实验网络工作频段为西安地区2640号电视频道，中心工作频率范围614734MHz，带宽120MHz。实验网络由多个小区组成，每个小区覆盖范围为300m，每个小区包括一个认知无线电中心控制节点、若干认知无线电用户(认知用户终端)、一个电视信号发射机(TV信号发射塔，可能位于小区外部，但覆盖各个小区)和若干电视信号接收机(TV信号接收机)。认知无线电实验网络一个小区的组成结构如图 11所示。踪飯梦掺钓貞绫賁发蘄。图 11 第二版认知无线电实验网络小区结构婭鑠机职銦夾簣軒蚀骞。和第一版认知无线电实验系统比较，第二版认知无线电实验系统重新设计了网络拓扑结构，增强了终端的运算能力(由DSP+FPGA架构升级为ARM+3DSP+FPGA架构)，以支持更灵活的覆盖区域和更复杂多变的通信环境。同时实验系统支持更复杂的星座图映射方式和调制方式，将基带数据传输速率增大到6.4Mbps。有效信息传输速率提高到4.16Mbps。第一版和第二版实验系统工作参数对比如表 11所示。譽諶掺铒锭试监鄺儕泻。表 11 认知无线电实验系统参数俦聹执償閏号燴鈿膽賾。系统参数名称第一版实验系统参数值第二版实验系统参数值组网方式以太网结构有中心控制节点的分布式多小区网络网络覆盖范围(半径)300m每个小区覆盖300m双工方式FDDFDD多址方式FDMAFDMA星座图映射QPSKQPSK/16QAM调制方式OFDM(64子载波)OFDM(64/256子载波)基带信息传输速率1.6Mbps6.4Mbps模拟中频频率36MHz36MHz射频工作频段614734MHz614734MHz信道带宽8MHz8MHz信道上下行间隔32MHz32MHz为了更好的验证认知无线电技术中频谱资源的动态管理，实验系统重新设计了系统OFDM参数。实验系统OFDM参数如表 12所示。缜電怅淺靓蠐浅錒鵬凜。表 12 第二版认知无线电实验系统OFDM参数骥擯帜褸饜兗椏長绛粤。系统参数名称室内环境下参数值室外移动环境下参数值最大时延扩展0.625us（对应150m路径差）2.5us（对应600m路程差）保护间隔2.5us10us有用符号持续周期10us40usOFDM符号周期(插CP后)12.5us10us2.5us50us子载波频率间隔1/10us=100kHz1/40us=25kHz子载波数N6.4M/100k=646.4M/25k=256CP点数G1664可用子载波个数640.8约为522560.8204导频子载波个数832数据子载波个数44176ODFM符号速率1/(12.5us)=80kBauds1/(50us)=20kBauds可用符号总的符号速率3.52MBauds3.52MBauds总的有效符号速率4.16MBauds4.16MBauds针对实验系统终端所处的通信环境不同，实验系统提供两套OFDM工作参数。在表 12中，对应室内环境，最大时延扩展小，多径影响较弱，设计使用较少的子载波数，以降低OFDM调制解调算法的复杂度和减小OFDM信号峰均功率比对实验系统误码性能的影响。但是对应在室外环境，信号的最大时延扩展较大，多径影响严重，必须使用更大的子载波数来消除符号间干扰，此时OFDM调制解调算法较复杂。特别要注意的是子载波数增大后，OFDM信号峰均功率比较大，对系统误码性能有不可忽略的影响，必须采取相应措施抑制OFDM信号峰均功率比，降低系统误码率。癱噴导閽骋艳捣靨骢鍵。实验系统网络中包括认知用户终端和中心控制节点，认知用户和中心控制节点之间使用专用控制信道和专用信令帧进行信令的传输；信令帧结构如图 12所示。鑣鸽夺圆鯢齙慫餞離龐。图 12 信令帧结构榄阈团皱鹏緦寿驏頦蕴。两个认知用户间使用业务信道和数据帧进行数据传输。数据帧结构如图 13所示。逊输吴贝义鲽國鳩犹騸。图 13 数据帧结构幘觇匮骇儺红卤齡镰瀉。数据帧包含四个层次。最底层OFDM帧是实验系统基带OFDM调制的基本数据单元，帧长与OFDM子载波数有关，子载波数N=64时，帧长为12.5us；N=256时，帧长为50us。第二层复帧是实验系统终端DSP数据处理的基本单元，1个复帧由16个OFDM帧组成，长度为200us/800us(对应N=64/N=256)。第三层超帧是CR终端中DSP和ARM主控模块数据交互的基本单元，1个超帧由32个复帧组成，超帧的帧头(第一个复帧)包含突发同步信息，功率控制信息等，超帧长度为6.4ms/25.6ms。最上层超高帧是两个认知用户应用层数据通信的基本单元。誦终决懷区馱倆侧澩赜。1.3 论文的主要工作和内容安排论文作者参与了国家“863”“认知无线电技术研究”项目（2005AA123910）的研究工作，主要负责第二版认知无线电实验系统终端的设计与实现。论文完成主要的工作如下：医涤侣綃噲睞齒办銩凛。1） 阅读认知无线电相关文献和资料，深入了解认知无线电发展历史和研究前沿。学习SDR技术和OFDM技术，总结和比较各种认知无线电系统的实现方案。舻当为遙头韪鳍哕晕糞。2） 参与项目组第一版认知无线电实验系统的测试与调试，总结第一版实验系统的设计经验，在此基础上提出第二版实验系统终端的软/硬件框架结构。鸪凑鸛齏嶇烛罵奖选锯。3） 完成认知无线电实验系统终端的硬件设计。完成终端基带模块、中频模块的原理图设计、PCB图设计，参与射频模块选型和调试。筧驪鴨栌怀鏇颐嵘悅废。4） 完成认知无线电实验系统终端的基带软件框架设计。对终端基带数据处理算法和认知算法进行资源分配和接口设计，基于实时多任务内核DSP/BIOS设计了DSP的程序框架。韋鋯鯖荣擬滄閡悬贖蘊。5） 参与各个模块的调试和无线通信链路的联合调试，参与各基带数据处理算法及认知算法的调试，协助项目组成员总结调试结果和调试文档。涛貶騸锬晋铩锩揿宪骟。6） 从理论上分析研究了OFDM信号高峰均比问题对认知无线电实验系统的影响。结合认知无线电实验系统的软、硬件环境，提出适用于认知无线电实验系统的降低OFDM信号峰均比算法，解决高峰均比导致系统误码性能下降的问题。钿蘇饌華檻杩鐵样说泻。论文的结构及主要内容如下：第一章介绍了认知无线电技术的发展历史及研究现状，引出课题背景并概括介绍了项目组设计的认知无线电实验系统，最后介绍论文的工作和结构安排。戧礱風熗浇鄖适泞嚀贗。第二章给出实验系统终端的硬件设计及实现方案。对实验系统终端的硬件平台设计方案按基带、中频、射频的顺序详细展开阐述。購櫛頁詩燦戶踐澜襯鳳。第三章根据认知无线电实验系统的设计目标，分析在实验系统终端运行的算法任务的复杂度及实时性要求，提出算法任务分配方案；结合实验系统终端的3DSP+FPGA架构，提出基于实时多任务系统内核的多任务程序框架，保证各算法的实时性要求。嗫奐闃頜瑷踯谫瓒兽粪。第四章分析OFDM信号高峰均比问题的产生原因和影响，结合认知无线电实验系统终端软、硬件环境，提出新的改进限幅算法降低认知无线电系统发送信号峰均比，给出算法在认知无线电实验系统中的实现及优化方案，最后给出算法在实际系统中运行的实测数据。虚龉鐮宠確嵝誄祷舻鋸。第五章是认知无线电实验系统终端的软件、硬件测试结果。第六章是对论文工作的总结和展望。與顶鍔笋类謾蝾纪黾廢。6 结论与展望2 认知无线电实验系统终端的硬件设计与实现2.1 基于软件定义无线电的实验系统终端硬件架构设计软件定义无线电(Software Defined Radio, SDR)的基本思想是以一个通用、标准化、模块化的硬件平台为依托，通过软件编程来实现无线电台的各种功能，从基于硬件、面向用途的电台设计方法中解放出来。从硬件角度来看，SDR尽量采用标准的、高性能的开放式总线结构，以利于硬件模块的不断升级和扩展12,13，是实现认知无线电的理想平台14。由于目前A/D、D/A器件带宽和处理器处理能力的限制，要对射频信号采样比较困难，通常采用对中频采样的SDR结构，其系统结构如图 21所示，包括射频前端、中频模块、宽带A/D和D/A转换器、数字上下变频器、高速信号处理器等。結释鏈跄絞塒繭绽綹蕴。图 21 常用的SDR系统结构框图餑诎鉈鲻缥评缯肃鮮驃。借鉴图 21的SDR系统结构，认知无线电实验系统终端采用数字化中频方案，将终端划分为主控模块、基带处理模块、中频模块和射频模块，如图 22所示。主控模块主要包含一块ARM9芯片。负责实现实验系统终端的MAC层及网络层协议，同时还负责控制终端的工作状态。基带处理模块是终端的核心，负责实现认知无线电的各种算法，也是终端中结构最复杂的部分，主要由3块DSP和1块FPGA组成。中频模块分为中频发送模块、中频接收模块和中频检测模块，中频模块包括了数字上/下变频器，高速的AD、DA器件以及模拟中频电路。射频模块包括数控捷变频模块和捷变高频头，因为实验系统工作在电视频段，因此射频模块采用市场上成熟的电视射频模块。爷缆鉅摯騰厕綁荩笺潑。图 22 CR实验系统终端硬件总体设计框图锞炽邐繒萨蝦窦补飙赝。论文作者主要完成了基带处理模块和中频各模块的硬件电路设计和实现，下面对基带处理模块和中频模块详细展开阐述。曠戗輔鑽襉倆瘋诌琿凤。2.2 基带处理母板硬件电路设计与实现基带母板的主体框架主要包括三块TI公司高端定点DSP(TI TMS3206416TGLZ7)和一块Altera公司高端FPGA(Stratix II EP2S30F672C5)，四块子板扩展插槽，以及外围的存储芯片和电源模块电路。轉厍蹺佥诎脚濒谘閥糞。实验系统终端采用全双工工作方式，并且实时检测频谱空穴和授权用户；算法任务非常复杂，而各种算法任务基本上都在基带母板上实现。因此基带母板采用多通道设计方式，同时将算法任务按所属通道进行分类，使用三块DSP分别负责各自通道的算法任务。嬷鯀賊沣謁麩溝赉涞锯。实验系统终端数据吞吐量非常大，在DSP和中频子板之间是高速的并行数据传输，并且因为数据传输是异步突发的，需要进行数据的缓存和突发检测等处理。因此系统设计使用一块FPGA完成传输过程中的数据缓存及处理。讯鎬謾蝈贺綜枢辄锁廪。三个通道的DSP分别配备有FLASH芯片用于存放启动配置代码，接收通道和检测通道DSP配备32MB容量的SDRAM芯片用于缓存算法处理过程的中间数据。兒躉讀闶軒鲧擬钇標藪。终端的基带处理模块整体硬件框架设计如图 23所示。繅藺詞嗇适篮异铜鑑骠。图 23 认知无线电终端基带处理模块硬件框架鮒簡觸癘鈄餒嬋锵户泼。2.2.1 主要芯片选型分析实验系统终端选用的DSP (TI TMS3206416TGLZ7)是TI公司最高端的定点DSP系列产品之一15。选用TMS3206416TGLZ7型号DSP的原因是：该DSP运算能力强，并且集成了大量数字信号处理库函数，能够很好的承担认知无线电终端的基带算法任务；同时，该DSP提供丰富的外部接口，方便实现DSP和其他器件的数据和控制接口。眯毆蠐謝银癩唠阁跷贗。TMS320C6416TGLZ7主要特点如下：最高工作频率：720MHz；8级流水线，最高执行指令速度为5760MIPS；内置两个硬件乘法器，每个时钟周期完成4个16bit的乘法运算；16KByte数据和16KByte指令高速缓存；1MByte可配置片内RAM；支持EMIF/ HPI/ GPIO/ McBSP等多种外部通信接口；总功耗小于1.5W。实验终端选用的FPGA (Stratix II EP2S30F672C5)是Altera公司Stratix II系列高密度高性能FPGA之一16。选用EP2S30F672C5型号FPGA的原因是：该FPGA提供充足的IO通用管脚和时钟锁相环(PLL)资源，方便与其他器件建立数据通道和提供稳定时钟；同时该FPGA拥有大量的存储空间和良好的运算处理能力，提供强大的数据存储、交换和运算处理能力。闵屢螢馳鑷隽劍颂崗鳳。Stratix II EP2S30F672C5主要特点如下：基本逻辑单元：33 880个；片内存储单元RAM：1 369 728bits；128个9bits硬件乘法器，运算频率最高到450MHz；片内集成16个数字信号处理块；2个增强型锁相环，4个快速锁相环；可用通用IO管脚：500个。2.2.2 硬件接口设计1） DSP与主控模块ARM的接口DSP与主控模块ARM的接口设计如图 24所示。图 24 DSP和主控模块ARM接口檁傷葦开阈灯伞馑諧粮。DSP和主控模块ARM交互的数据主要是应用层的多媒体数据，还有一些控制信息，频谱检测信息等。数据传输过程是由ARM控制，且传输的数据量较大，因此选择使用HPI接口来连接DSP和ARM。HPI是并行通信接口，接口位宽为32bits，数据通信采用异步时序，最高的数据传输速率由ARM和DSP的工作频率决定，系统设计的HPI数据传输为26.4Mb/s。实验系统将基带处理模块三个DSP的HPI口连在一起，复用32bits的数据总线；当ARM发起通信时，通过片选信号HCS#选通DSP进行数据传输，HSTROBE#信号由HCS#信号、HCNTL0信号和HCNTL1信号的异或组合逻辑输出得到，用于锁存信号；当DSP发起数据通信时，通过外部中断HINT向ARM请求中断，等待ARM响应中断后进行数据传输。HPI的接口时序如图 25所示。鄭饩腸绊頎鎦鹧鲕嘤錳。图 25 HPI接口时序弃铀縫迁馀氣鰷鸾觐廩。2） DSP与FPGA的接口DSP与FPGA之间的接口是整个基带处理模块中数据流量最大的接口，三个DSP是并行处理的，因此要求并行地传输数据；同时，FPGA和DSP之间的数据流传输是突发性的，数据传输速率要求尽量快，以减小数据传输延时，提高数据通道吞吐率。调谇續鹨髏铖馒喪劉薮。设计中使用EMIFB口实现DSP和FPGA之间的接口，EMIFB接口有以下特点：（1） 数据位宽为16bit；（2） 支持4个寻址空间，最大可寻址范围1GByte；（3） 支持多种标准的外部存储器，可以直接和FPGA的FIFO相连；（4） 可以配置成同步或异步数据接口；（5） 支持外部或内部时钟源，数据时钟可以配置成时钟源的多种分频形式。设计中，因为FPGA和DSP之间的数据流传输是突发性的，因此将EMIFB接口设计为异步数据接口，接口时钟由DSP的CPU时钟分频后提供；FPGA使用FIFO作异步通信的数据缓存，FIFO的读写时钟由DSP的EMIFB接口时钟提供。工作在异步接口模式下的EMIFB口数据传输速率最高到120MByte/s。三个DSP使用独立数据通道和FPGA相连，因此FPGA中数据吞吐量最大可达到240MByte/s3=720MByte/s；能够支持这么高的数据传输速率是因为FPGA内部逻辑单元的并行结构，三个通道可以同时工作而不相互干扰。DSP与FPGA的接口及时序图如图 26和图 27所示。厲耸紐楊鳝晋頇兗蓽驃。图 26 DSP与FPGA的接口苧瑷籮藶黃邏闩巹东澤。图 27 DSP与FPGA接口(EMIFB接口)时序图鴿摄禱鋅儀憚銼嚕缗赞。3） FPGA与发送扩展子板接口FPGA实现了发送DSP到中频发送子板的数据缓存；发送DSP首先通过EMIFB接口将数据传输到FPGA，FPGA再将缓存的数据传输至中频发送子板完成数字上变频处理。发送DSP发送数据使用异步逻辑时序，而中频发送子板的数据传输是和时钟同步的，因此在设计中使用FPGA内部的FIFO作为数据的缓存。具体实现如图 28所示。图中，FIFO的输入和输出位宽都是16bits，写时钟由发送DSP提供，由DSP作为主控制器异步地将数据写入FIFO；读时钟由发送子板提供，DFF和两个非门构成的组合逻辑实现发送子板持续地以读时钟频率从FIFO中读出数据。发送DSP的EMIFB口数据写入受DSP2_CE2和DSP2_nWE信号的控制，异步地将数据写入FPGA的FIFO中，然后AD9857和时钟PDCLK同步地将数据从FIFO读出。接口时序如图 29所示。箪啬癲剀净赶钩嬙鳄凫。图 28 使用FIFO实现发送DSP到发送中频子板数据缓存顽鷙瑪滨廈岘轆庫糞糧。图 29 基带处理母板到中频发送子板数据接口时序图漬閫熾诀团諳赓戰餛锰。4） FPGA与接收子板接口同样FPGA实现了中频接收子板到接收DSP的数据缓存，具体实现如图 210所示。接口时序图如图图 211所示。鐸