6位十进制计数显示器.doc

河南科技学院新科学院电子课程设计报告题目：6位十进制计数显示器 专业班级：电气工程及其自动化094姓 名： 靳彦红 时 间：2011.06.07 2011.06.16指导教师： 孔晓红 苗青林 完成日期：2011年06月15日 6位十进制计数显示器设计任务书1.设计目的与要求设计6位十进制计数显示器电路，要认真并准确地理解有关要求，独立完成系统设计，要求所设计的电路具有以下功能：（1）能够实现0-999999的计数并显示；（2）具备计数数据的锁存功能；（3）采用数码管显示；（4）具备复位清零功能。2设计内容（1）画出电路原理图，正确使用逻辑关系；（2）确定元器件及元件参数；（3）电路仿真；（4）SCH文件生成与打印输出；（5）PCB文件生成与打印输出。3编写设计报告写出设计的全过程，附上有关资料和电路图，有总结体会。4答辩在规定时间内，完成叙述并回答问题。目 录1引言12 总体设计方案12.1 设计思路12.2 总体设计框图13 设计原理分析23.1 计数器工作原理及元件23.2 译码器工作原理及元件33.3 译码显示电路工作原理分析33.4 锁存电路工作原理及元件44 调试过程分析 55总结与体会6参考文献6附录17附录2 8附录396位十进制计数显示电路班级：电气工程及其自动化094 姓名：靳彦红摘要：本文为完成六位十进制计数显示电路设计的完整过程，该电路是一种具备锁存复位清零功能的显示电路。具有结构简单，易于理解的特点关键词：计数 锁存 复位 4511BD 74LS160 74373 74LS00 74LS081引言计数器的计数范围不够广，功能不太完善。在一些要求计数显示的场合需要较宽的计数范围，随着大规模集成电路的发展，数字技术显示技术也在不断的更新替换。然而，一些有时也需要一些专用的功能键。六位十进制显示器是一种能直接用数字显示范围且计数范围为0-999999的脉冲计数仪表，通过技术显示器将输入脉冲信号转换为对等的四位BCD码，再进入译码器将其转换为其位二进制数，最后经过驱动电路输入到七段式数字显示器显示十进制数。2总体设计方案本设计用74LS160芯片完成计数译码功能，74373芯片完成锁存功能，将他们分别作为输入端接入4511BD七段显示器完成显示功能。通过7400与7408连成的电路控制复位清零的功能。2.1设计思路：本设计用六块74LS160来实现0-999999计数功能，三片74373芯片完成锁存功能。将他们作为输入接入12块74HC4511芯片完成显示功能，由6块7400的与非门和6块7408的与门控制74LS160芯片的PE端完成电路的复位清零功能。2.2总体设计框架图：该电路输入脉冲先进入计数电路然后再进入锁存电路。计数与锁存电路分别接七段显示器完成电路功能(图1)。七段显示器七段显示器输入脉冲计数电路锁存电路 图.1 总体设计框架图3设计原理分析3.1.1计数器所用元器件74LS160 本设计计数器所用芯片为74LS160（图2）。该芯片P0-P3可以预置数，CP端为脉冲接入端并由O0-O3完成输出（上升沿有效）。/MR为异步清除输出端（低电平有效），CEP和CET为技术控制端，/PE为同步并行置入控制端（低电平有效）可以完成置数清零功能，在本设计中/PE端接由O3和O0组成的与非门电路与一个一端接高电平的开关组成的与门电路，在该电路完成置数清零时由TC（进位输出端）端产生一个脉冲进入下一个74LS160芯片完成计数功能。/MR为异步清除输出端（低电平有效），本芯片功能表为（表1）。图. 2 芯片74LS160表.1 74LS160功能表 /MR/PECETCEP0XXX异步清零10XX置数清零1111计数11X0保持110X保持3.1.2计数电路工作原理本设计为六位十进制计数显示器，计数部分用74LS160或74HC160实现，芯片为高电平有效JK触发器组成，产生的脉冲信号首先进入74LS160的CLK端（每输入一个脉冲信号高电平有效计数器自加一）其后为5个级联的74LS160芯片组成，前一位到9后下一个加一位，其Q0和Q3端接入74LS00后与一个一段接高电平的开关相连接入74LS08后接入74LS160的PE端实现清零功能即从9到0的跳变，Q1-Q3输出到译码器电路的输入端完成对电路的译码；当74LS160计数到1001使该芯片置数清零并在TC端产生一个个脉冲到下一个74LS160的CLK端如此循环完成0-999999的计数功能（计数电路部分如图3）。图.3 计数器工作原理图3.2译码器显示电路及工作原理3.2.1译码显示电路所用元器件译码显示电路所用原件为CD4511BD（图4）七段显示译码器当输入8421BCD码时，高电平有效，用以驱动共阴极显示器。当输入为1010-1111六个状态时，输出权威低电平，显示器无显示。该集成显示译码器设有三个辅助控制端LE（灯测试输入）,/BL（灭灯输入）/LT（锁存是能输入），用以增强器件功能。但因本设计已有锁存器，/LT接高电平。图.4 芯片CD4511BD3.2.2译码显示电路工作原理在本设计中所有CD4511七段显示译码器/LT和/BL直接接高电平，LE端接低电平不产生锁存，ABCD端分别接74LS160的Q0-Q3或者74373的Q1-Q4或Q5-Q8完成接收信号功能并由七段显示器直接显示数字0-9。表2 4511的真值表十进制数或功能输入输出字形LE/BL/LTD3D2D1D0abcdef g00110000111111001011000100100001201100101101101230110011111100134011010001100114501101011011011560110110001111167011011111100007801110001111111890111001111101191001110100000000熄灭1101110110000000熄灭12011110000L0000熄灭 1301111010000000熄灭1401111100000000熄灭1501111110000000熄灭灯测试XX0XXXX11111118灭灯X01XXXX0000000熄灭锁存111XXXX*3.3锁存电路的工作原理分析3.3.1锁存电路所用原件 锁存电路所用原件为74373芯片（图5）。该芯片有20个管脚，为8输入8输出锁存器其中D0-D7为数据输入端，O0-O7为数据输出端可以用来驱动负载或总线。OE为三态允许输入端（低电平有效）。当OE为低电平时，O0-O7为正常逻辑状态，可以用来驱动负载或总线。当OE为高电平时，O0-O7呈高阻态，即不驱动总线也不驱动负载，但内部的逻辑操作不受影响。LE为锁存允许端。,图.5 芯片74373在接入电路时74373的D0-D7与74LS160连接完成数据输入，O0-O7与74HC4511连接完成数据输出。LE和/OE各连接一个一端接高电平的开关（图6）。 用以控制芯片的数据锁存和输入输出。图.6 锁存电路4调试分析过程 脉冲信号首先进入74LS160的CLK端，其Q0和Q3端接入74LS00后与一个一段接高电平的开关相连接入74LS08后接入74LS160的PE端，当74LS160计数到1001使该芯片置数清零，并在TC端产生一个脉冲，到下一个74LS160的CLK端如此循环完成0-999999的计数功能。用开关控制锁存时为8输入8输出锁存器使其完成锁存功能，其中D0-D7为数据输入端，O0-O7为数据输出端可以用来驱动4511芯片完成正常译码。开关控制OE，当OE为低电平时，O0-O7为正常逻辑状态，可以用来驱动显示器使其完成09的正常显示，如不正常在两者之间加8个200300欧姆的电阻,起分压作用。当OE为高电平时，O0-O7呈高阻态，即不驱动显示器，但内部的逻辑操作不受影响。LE为锁存允许端。5总结与体会此六位十进制计数器的设计简单易懂。主要有计数电路，译码显示电路，锁存电路。数字计数器是我们平时的实验中经常使用的，本设计主要是为了增加计数器范围。虽然在学识数电，这些只是我们都有涉猎，但是没有应用到实践中去，只是停留在理论阶段。实习给了我这次实践的机会，是我随学的理论得到了应用，同时也巩固了所学的理论知识，通过这次实习，我也发现了自己的许多不足，理论学习知识不扎实。通过一个星期的努力，重于完成了这次设计。因为知识的欠缺以及准备不充分，设计的电路过于繁杂。这一切都是我认识到理论和实践的差别。许多知识我们不但要单纯的理论分析，还要付诸实践。只有在实践中才能将已经学会的知识记得更加牢固和运用的更加熟练。通过这次实践，不单我对课本的理解更加深刻，在芯片查找，软件运用方面的知识也有很大程度的提升。最后感谢老师和同学们给了我这次学习实践的机会。参考文献1康光华.电子技术基础数字部分M第五版.北京，高等教育出版社。2006.1491522渠