计算机组成原理实验报告2013.doc

计算机组成原理实 验 报 告编制教师：雷勇 审定：唐年庆 专业: 班级: 级 班学号:_姓名:_2013至2014学年第1学期计算机科学学院实验名称：QuartusII与硬件描述语言应用 指导教师： 实验日期： 2013年 月 日 实验地点： 成绩： 实验目的：1、熟悉QuartusII运行环境,利用本软件完成电路仿真。2、熟悉VHDL语言的语法规则及使用。实验内容及要求：1、利用QuartusII完成原理图输入设计。画出Quaartus II环境下绘制的逻辑关系原理图。2、利用VHDL语言完成简单逻辑关系描述。利用VHDL语言描述逻辑关系。3、利用VHDL语言实现全加器的语言描述（选做）。实验步骤：实验总结： 实验评价（教师）： 实验名称：存储单元 指导教师： 实验日期： 2013年 月 日 实验地点： 成绩： 实验目的(1)了解各种存储器的工作原理并掌握几种常用存储器的设计方法。(2)了解指令寄存器、寄存器堆等的工作原理并掌握常用的设计方法。(3)熟练掌握本实验单元中涉及的Verilog HDL语言的相关语法知识，并能独立运用Verilog HDL语言设计类似功能的器件。(4)熟练运用Verilog HDL语言在Quartus下，根据32位mips系统设计要求，编制存储器、指令寄存器、寄存器堆等，并能熟练地进行仿真测试和硬件下载（选做）。(5)熟练运用原理图输入法在Quartus下，根据先进先出存储电路图及功能要求，设计FIFO电路，并能熟练地进行仿真测试和硬件下载（选做）。实验内容及要求：(1)设计32位MIPS RAM存储器。(2)设计32位MIPS IR指令寄存器。(3)设计32位MIPS RegFile寄存器堆。实验步骤：实验总结： 实验评价（教师）： 实验名称：运算单元 指导教师： 实验日期： 2013年 月 日 实验地点： 成绩： 实验目的(1)了解各种运算器的工作原理并掌握几种常用运算器的设计方法。(2)熟练掌握本实验单元中涉及的Verilog HDL语言的相关语法知识，并能独立运用Verilog HDL语言设计类似功能的器件。(3)熟练运用Verilog HDL语言在Quartus下，根据32位MIPS系统设计要求，编制32位乘除法运算器、算术逻辑运算器、移位运算器等，并进行仿真测试和硬件下载（选做）。(4)熟练运用原理输入法和Verilog HDL语言编制带进位算术逻辑运算单元，并进行仿真测试和硬件下载（选做）。实验内容及要求：(1)设计32位MIPS乘除法运算器。(2)设计带进位算术逻辑运算器。(3)设计32位MIPS移位运算器。实验步骤：实验总结： 实验评价（教师）： 实验名称：程序计数器与地址寄存器AR实验 指导教师： 实验日期： 2013年 月 日 实验地点： 成绩： 实验目的1、掌握地址单元的工作原理。2、掌握程序计数器的两种工作方式，加1计数和重装计数器初值计数的实现方法。3、掌握地址寄存其从程序计数器获得数据和从内部总线获得数据的实现方法。实验内容及要求：1. 按照图程序计数器原理图编辑、输入电路。对输入原理图进行编译、引脚锁定、仿真。2. 通过B7.0设置程序计数器的预加载数据。当LDPC=0时，观察程序计数器自动加1的功能；当LDPC=1时，观察程序计数器加载输出情况。3、分别观察当LDAR=0时和LDAR=1时，地址寄存器A