8路智能抢答器毕业论文.doc

八路智能抢答器设计 摘要随着现代娱乐节目及其它游戏环节的需要，也为了更加完善节目的紧张气氛和观众的互动，所以就出现了多路智力抢答器，本抢答器的基本功能：它可同时供8名选手或8个代表队参加比赛，他们的编号分别是I0I7，各用一个抢答按钮，按钮的编号分别与选手的编号相对应，分别是S0S7。关键字74LS48 RS触发器 74LS192 555定时器abstractAlong with modern entertainment program and other game links need, also for more perfect programs tense atmosphere and audiences interaction, therefore presented the multi-channel intelligences to vie to answer first, this vied to answer first basic function: It may simultaneously supply 8 contestants or 8 teams attends the competition, their serial number respectively is I0I7, vies to answer the first button respectively with one, buttons serial number corresponds separately with contestants serial number, respectively is S0S7. key words:74LS48 RS trigger 74LS192 555 timers 目 录abstract01 引言12 系统框图及原理简述22.1 系统框图22.2 原理简述23 特殊器件介绍33.0 优先编码器 74LS14833.1 译码器及应用43.2 BCD显示译码驱动器63.3 RS触发器83.4 计数器93.5 555定时器134 电路设计144.1 抢答部分144.2 定时电路154.3 时钟产生和时序控制电路164.4 报警控制电路175 系统测试185.0 单元电路检测195.0.1 抢答电路195.0.2 定时电路195.0.3 时序控制及报警电路195.1 整机调试206 结论207 参考文献211 引言抢答器的功能要求可同时供8名选手或8个代表队参加比赛，他们的编号分别是I0I7，各用一个抢答按钮，按钮的编号分别与选手的编号相对应，分别是S0S7。给节目主持人设置一个控制开关S，用来控制系统的清零和抢答的开始。抢答器具有数据锁存和显示功能，抢答开始以后，若有选手按动抢答按钮，编号便立即锁存，并在LED数码管上显示出选手的编号，同时，扬声器发出音响提示。此时，输入回路封锁，禁止其他选手抢答。优先抢答的选手的编号一直保持到主持人将系统清零时为止。抢答器具有定时抢答功能，且一次抢答的时间由主持人设定，当节目主持人启动“开始”键后，要求定时器立即进行减法计数，并用显示器显示，同时扬声器发出短暂的声响，声响持续时间为0.5秒左右。参赛选手在设定的时间内抢答有效，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零时为止。如果定时抢答的时间已到，却没有选手抢答时，则本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。2 系统框图及原理简述2.1 系统框图2.2 原理简述定时抢答器的总体框图如上图所示，它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。 定时抢答器的工作过程是：接通电源时，节目主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时器倒计时。当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。当选手在定时时间内按动抢答键时，抢答器要完成以下四项工作： 优先缎电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；扬声器发出短暂声响，提醒节目主持人注意；控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。当选手将问题回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。 3 特殊器件介绍3.0 优先编码器 74LS148 编码器在同一时刻内只允许对一个信号进行编码，否则输出的代码会发生混乱。优先编码器既在同一时间内，当有多个输入信号请求编码时，只对优先级别高的信号进行编码的逻辑电路，称为优先编码器。常用的集成优先编码器有74LS148（8线3线）和74LS147（10线4线）两种制式。优先编码器是较常用的编码器，下面以74LS148为例，介绍它的逻辑功能。此芯片为8线3线优先编码器。图1-1（a）是其功能简图，图1-1（b）是管脚引线图，表1-1是其真值表。 74LS148的输入端和输出端低电平有效。图1-1（a）是其功能简图，图中电源和地未画， 是输入信号，为三位二进制编码输出信号，1时，编码器禁止编码，当0时，允许编码。是技能输出端，只有在0，而均无编码输入信号时为0。为优先编码输出端，在0而的其中之一有信号时，0。各输入端的优先顺序为：级别最高，级别最低。如果0（有信号），则其它输入端即使有输入信号，均不起作用，此时输出只按编码，000。优先编码被广泛用于计算机控制系统中，当有多个外设申请中断时，优先编码器总是给优先级别高的设备先编码。3.1 译码器及应用译码与编码是相反的过程，是将二进制代码表示的特定含义翻译出来的过程。能实现译码功能的组合逻辑电路称为译码器。集成译码器可分为三种，即：二进制译码器、二十进制译码器和显示译码器。二进制译码器:将输入的二进制代码的各种状态按特定含义翻译成对应输出信号的电路。也称为变量译码器。若输入端有n位，代码组合就有2n个，当然可译出2n个输出信号。显示译码器:由译码输出和显示器配合使用，最常用的是BCD七段译码器。其输出是驱动七段字形的七个信号，常见产品型号有74LS48、74LS47等。目前用于电子电路系统中的显示器件主要有发光二极管组成的各种显示器件和液晶显示器件，这二种显示器件都有笔划段和点阵型两大类。笔划段型的由一些特定的笔划段组成，以显示一些特定的字型和符号；点阵型的由许多成行成列的发光元素点组成，由不同行和列上的发光点组成一定的字型、符号和图形。它们的示意图见图4.2.1。 1LED显示器件 LED是Light Emitting Diode的缩写，直译为光发射二极管，中文名为发光二极管。由于作为单个发光元素LED发光器件的尺寸不能做的太小，对于小尺寸的LED显示器件，一般是笔划段型的，广泛用于显示仪表之中；大型尺寸的一般是点阵型器件，往往用于大型的和特大型的显示屏中。 LED显示器件有共阴极和共阳极两类，对于笔划段型的如图4.2.2所示。图(a) 是共阳极的示意图，图(b)是共阴极的示意图。 LED发光二极管由砷化镓、磷砷化镓等半导体材料制成。LED显示器件的供电电压仅几伏，可以和TTL集成电路匹配，单个发光二极管的电流从零点几毫安到几个毫安。它是一种主动发光器件，周围光线越暗，发光显得越明亮，有红、绿、黄、橙、蓝等几种颜色。 (a) 笔划段型显示器 (b) 点阵型显示器 图4.2.1 笔划段型和点阵型显示器的示意图 (a) 共阳极型显示器 (b) 共阴极型显示器图4.2.2 笔划段型LED显示器件字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。而LED数码显示器是最常见的。通常有红、绿、黄等颜色。LED的死区电压较高，工作电压大约1.53V，驱动电流为几十毫安。图1-2是七段LED数码管的引线图和显示数字情况。74LS47译码驱动器输出是低电平有效，所以配接的数码管须采用共阳极接法；而74LS48译码驱动器输出是高电平有效，所以，配接的数码管须采用共阴极接法。数码管常用型号有BS201、BS202等。图1-3（a）是共阴式LED数码管的原理图，使用时，公阴极接地，7个阳极ag由相应的BCD七段译码器来驱动，如图1-3（b）所示。 （a）引线图 （b）七段字形组合情况图1-2 七段LED数码管图1-3 共阴式LED数码管的原理图和驱动电路3.2 BCD显示译码驱动器上面提到，74LS48是输出高电平有效的中规模集成BCD七段显示译码驱动器，它的功能简图和管脚引线图如图1-4所示。其真值表见表1-2所示。表1-274LS48BCD七段译码驱动器真值表74LS48的输入端是四位二进制信号(8421BCD码)，a、b、c、d、e、f、g是七段译码器的输出驱动信号，高电平有效。可直接驱动共阴极七段数码管，是使能端，起辅助控制作用。使能端的作用如下： (1) 是试灯输入端，当=0，=1时，不管其它输入是什么状态，ag七段全亮；(2)灭灯输入，当=0，不论其它输入状态如何，ag均为0，显示管熄灭；(3)动态灭零输入，当=1，=0时， 如果=0000时，ag均为各段熄灭； (4) 动态灭零输出，它与灭灯输入共用一个引出端。当=0或=0且=1，=0000时，输出才为0。片间 与配合，可用于熄灭多位数字前后所不需要显示的零。a bc de f g74LS48A3 A2 A1 A0 （a）74LS48功能简图 （b）74LS48管脚引线 图1-43.3 RS触发器当输入端接入=1的电平时，如果基本SR触发器现态=1、=0，则触发器次态=1、=0；若基本SR触发器的现态=0、=1，则触发器次态=0、=1。即=1时，触发器保持原状态不变。当=1，=0时，如果基本SR触发器现态为=1、=0，因=0，会使=1，而=1与=1共同作用使端翻转为0；如果基本SR触发器现态为=0、=1，同理会使=0，=1。只要输入信号=1，=0，无论基本SR触发器的输出现态如何，均会使输出次态置为0态。当=0、=1时，如果触发器现态为=0、=1，因=0，会使G1的输出端次态翻转为1，而=1和=1共同使G2的输出端=0；同理当=1、=0，也会使触发器的次态输出为=1、=0；只要=0、=1，无论触发器现态如何，均会将触发器置1。当=0时，无论触发器的原状态如何，均会使=1，=1。当脉冲去掉后，和同时恢复高电平后，触发器的新状态要看G1 和G2两个门翻转速度快慢，所以称=0是不定状态，在实际电路中要避免此状态出现。基本SR触发器的逻辑图、逻辑符号和波形图如图1-5所示。基本SR触发器的输出端随输入电平和变化的波形图如图1-5（C）所示。表1-3是基本SR触发器功能真值表，用它来描述SR触发器的逻辑功能。由表1-3化简得到逻辑功能表达式（也称为特性方程）如式1.1所示，称之为约束条件。图1-6是74LS279管脚引线图。表1-3 基本SR触发器功能真值 综上所述基本SR触发器具有置0、置1、保持功能且不允许与同时为0，集成产品74LS279就是这种四SR触发器。对应的特性方程为： （1.1）其中，表示现态，即原态。表示次态，即新状态。图1-6 74LS279管脚引线图3.4 计数器十进制计数器品种很多，有十进制加法计数器、十进制减法计数器和十进可逆计数器，下面仅以74LS192同步十进制可逆计数器为例。介绍它的功能特点。74LS192是属8421BCD码，它的功能简图如图1-7所示，它的功能真值表如表1-4所示。从表1-4可见： 是异步清零端，且高电平有效。 是并行置数端，低电平有效，且在有效。 和是两个时钟脉冲，当，时钟脉冲由端接入。并且时，74LS192处于加法计数状态；当脉冲从端输入，且时，74LS192处于减法计数状态；时，计数器处于保持状态。 是进位端，是借位端。表1-4 74LS192功能真值表计数器选用汇总规模集成电路74LS192进行设计较为简便，74LS192是十进制可编程同步加锁计数器，它采用8421码二-十进制编码，并具有直接清零、置数、加锁计数功能。图2-3是74LS192外引脚及时序波形图。图中、分别是加计数、减计数的时钟脉冲输入端（上升沿有效）。是异步并行置数控制端（低电平有效）， 、分别是进位、借位输出端（低电平有效），CR是异步清零端，D3-D0是并行数据输入殿，Q3-Q0是输出端。74192的功能表见下表2-1所示。其工作原理是：当=1，CR=0时，若时钟脉冲加到端，且=1 图2-3 74LS192外引脚及时序波形图则计数器在预置数的基础上完成加计数功能，当加计数到9时，端发出进位下跳变脉冲；若时钟脉冲加到端，且 =1，则计数器在预置数的基础上完成减计数功能，当减计数到0时， 端发出借位下跳变脉冲。由74LS192构成的三十进制递减计数器如下图2-4所示其预置数为N=（00110000）= (30)10。它的计数原理是 : 只有当低位 端发出借位脉冲时 , 高位计数器才作减计数。当高、低位计数器处于全零 , 且 为 0 时 , 置数端 =0, 计数器完成并行置数 , 在 端的输入时钟脉冲作用下 , 计数器再次进入下一循环减计数。74LS192是同步十进制可逆计数器，其逻辑符号和引脚排列如图2.2.0（a）、(b)所示。Q3 Q2 Q1 Q074LS192D3 D2 D1 D0 CRCPUCPDLD（a）（b）74LS19212345678161514131211109VCC D0 CR BO CO LD D2 D3D1 Q1 Q0 CPD CPU Q2 Q3 GND图2.2.074LS192具有下述功能：异步清零：CR=1，Q3Q2Q1Q0=0000异步置数：CR=0，=0，Q3Q2Q1Q0=D3D2D1D0保持： CR=0，=1，CPU=CPD=1,Q3Q2Q1Q0保持原态加计数：CR=0, =1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数减计数：CR=0, =1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数利用集成计数器芯片可方便地构成任意（N）进制计数器。方法：反馈归零法：是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。把模数大的计数器改成模数小的计数器。关键：是清零信号的选择与芯片的清零方式有关。异步清零方式以N作为清零信号或反馈识别码，其有效循环状态为0N-1；同步清零方式以N-1作为反馈识别码，其有效循环状态为0N-1。还要注意清零端的有效电平，以确定用与门还是与非门来引导。 反馈置数法：是利用具有置数功能的计数器，截取从Nb到Na之间的N个有效状态构成N进制计数器。其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb的状态，所以置数指令到来时，计数器输出端被置成Nb，再来计数脉冲，计数器在Nb基础上继续计数直至 Na，又进行新一轮置数、计数。 关键：是反馈识别码的确定与芯片的置数方式有关。异步置数方式以Na =Nb+N作为反馈识别码，其有效循环状态为NbNa；同步置数方式以Na =Nb+N-1作为反馈识别码，其有效循环状态为NbNa。还要注意置数端的有效电平，以确定用与门还是与非门来引导。3.5 555定时器555定时器（又称时基电路）是一个模拟与数字混合型的集成电路。按其工艺分双极型和CMOS型两类，其应用非常广泛。1 555定时器的组成和功能图20是555定时器内部组成框图。它主要由两个高精度电压比较器A1、A2，一个RS触发器，一个放电三极管和三个5K电阻的分压器而构成。图2-0 555定时器组成框图它的各个引脚功能如下：1脚：外接电源负端VSS或接地，一般情况下接地。8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 16V，CMOS型时基电路VCC的范围为3 18V。一般用5V。3脚：输出端Vo2脚：低触发端6脚：TH高触发端4脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为的情况下，555时基电路的功能表如表21示。表21 555定时器的功能表清零端高触发端TH低触发端Qn+1放电管T功能00导通直接清零10导通置011截止置11Qn不变保持4 电路设计4.1 抢答部分 一是将抢答选手的编号识别出并锁存显示到数码管上，二是使其他选手按键无效；三是有人抢答时输出时序控制信号，使计数电路停止工作并报警。S ： 输入，与主持人总控相接，此处控制数码管的清零；/ST ： 输入， 74148 的使能控制端（由 7400 输入）； /YEX ： 输出，报警时序控制（与 74121 相连）； CTR ： 输出，报警时序控制（与 7400 相连）；该部分主要由 74148 优先编码器、锁存器 74279 、译码器 7448 组成和按键、 7 段数码管组成。如图所示，抢答输入端为 74148 的 /I7 到 /I0 脚，当有选手按键时， 74148 的相应的引脚为低电平，电路完成以下动作： （ 1 ）、 74148 将编码输入到锁存其中，并通过锁存器由 7448 译码后显示到数码管上； （ 2 ）、 74148 译码输出端 /YEX 0 ，通过控制时序电路使 74148 的使能端 /ST 为 1 ， 74148 停在译码工作，使以后其他选手的按键无效； （ 3 ）、时序信号 /YEX=0 ， CTR=1 ，通过控制时序电路使计时电路停止工作，报警电路报警。 4.2 定时电路主要实现抢答倒计时，同时通过输出接口与时序控制电路相接，实现时序控制，当无人抢答且时间到时，报警。CLCK ： 输入，计数脉冲，时序控制电路产生， 由 7411 输出； S ： 输入，主持人总控，此处控制计数器 74192 的预置数； BO2 ： 输出，倒计时时间到时输出低电平 0 ，与时序电路 74121 相接，控制报警； 该部分主要由 555 脉冲产生电路、 74192 减法计数电路、 7448 译码电路和 2 个 7 段数码管即相关电路组成。两块 74192 实现减法计数，通过译码电路 7448 显示到数码管上，其时钟信号由时钟产生电路提供。 74192 的预置数控制端实现预置数，当主持人按下控制按键 S 时，实现预置。按键弹起后，计数器开始减法计数工作，并将时间显示在 LED 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， BO2 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。 4.3 时钟产生和时序控制电路为计数电路提供计数脉冲，同时完成主持人控制以及以上各部分的逻辑控制协调，使电路正常工作。 、 BO2 ： 输入，由计数电路产生； CTR ： 输入，由抢答电路产生； /ST ： 输出，控制抢答电路； CLCK ： 输出，提供给计数电路； 该部分主要由定时器 555 、单稳态触发器 74121 、与非门 7400 、三段输入与门 7411 和相关电路组成。由 555 产生计数脉冲，通过 7400 和 7411 结合控制信号 BO2 、 CTR 控制输入到计数电路的脉冲有无。脉冲周期 ，选择电容为 10uF ，电阻 的值为 144.44 时 t 为一秒，本设计中选取 R120K ，R262K ，t0.998S 。输出到计数电路的脉冲为 ，抢答开始时， BO2=/ST=1，故CLCK=CP ，计数器正常工作， ，当计数时间到时（ BO2=0 ）或者有人抢答时（ CTR=1 ）， /ST=1 ， 74148 使能端为高电平，禁止编码，即此后的抢答无效。4.4 报警控制电路 完成抢答开始、枪答选种的报警提示和控制时间结束的报警提示。/YEX ： 输入，由抢答电路提供 BO2 ： 输入，由计数电路提供 S ： 输入，来自主持人按键 PR ： 来自 74121 的 /Q ，与 555 的 RST 脚相接，控制 555 的振荡振荡与否。 主要由 555 时钟电路（用于控制报警声音频率）、蜂鸣器即相关的延时电路和控制电路组成。单稳态触发器 74121 通过信号 /YEX 、 BO2 、 S 控制报警与否和报警时间， 555 时钟电路产生脉冲时钟。当 74121 输出单稳态触发器的输出延时： 。取 10uF, =620K, 有 4.3 秒。上电时， 74121 的状态为 ， PR=1 ， 555 振荡，蜂鸣器按时钟频率鸣叫，表示电路正常工作；当主持人按下键时，不能报警提醒选手，由于 121 不能实现次功能，这是本设计的缺陷；在规定的时间有人抢答时， /YEX 由 1 跳变到 0 74121 有状态 2 ，即 /Q 输出暂态低电平，蜂鸣器连续发声报警，持续时间为 =4.3 秒；如果在规定时间内无人抢答， BO2 由 1 跳变到 0 ， 74121 有状态 2 ， /Q 输出暂态低电平，蜂鸣器连续发声报警持续时间为 5 系统测试 根据需求选择电路的设计单元进行组合，完成系统的原理图设计与 PCB 设计，对制作好的 PCB 板，或准备好的面包板，按照装配图或原理图进行器件装配，装配好之后进行电路的调试。 调试规则为： 打开电源之前，先按照系统原理图检查制作好的电路板的通断情况，并取下 PCB 上的集成块，然后接通电源，用万用表检查板上的各点的电源电压值，完好之后再关掉电源，插上集成块。 5.0 单元电路检测 5.0.1 抢答电路 把主持人的控制开关设置为“清除”位置，用万用表检查 RS 触发器的 端为低电平，输出端（ 4Q1Q ）全部为低电平。于是 74LS48 的 BI=0 ，显示器灭灯； 74LS148 的选通输入端 ST=0 ， 74LS148 处于工作状态，此时锁存电路不工作。然后把主持人的控制开关拨到“开始”位置，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待工作状态，给 8 路抢答端口即输入端 给上低电平的输入信号，如当有选手将键按下时（如按下 ）， 74LS148 的输出 =010 ， =0 ，经 RS 锁存器后， CTR=1 ， BI=1 ， 74LS279 处于工作状态， 4Q3Q2Q=101 ， =0 ，经 RS 锁存器后，出“ 5 ”。此外， CTR=1 ，使 74LS148 仍处于禁止工作状态，其它按键的输入信号不会被接收。 5.0.2 定时电路 用示波器检查 555 的输出波形是否为 1Hz 的方波信号，如不是对 555 的外围电路进行调整达到要求为止 。 给 74LS192 的数据输入端设定一次抢答的时间，如 35 秒（ 00110101 ）的八位数据。观察显示器的显示时间是否进行减一的计数。有问题按原理进行修改。5.0.3 时序控制及报警电路 主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态。 当参