ISE 14.7教程.doc_第1页
ISE 14.7教程.doc_第2页
ISE 14.7教程.doc_第3页
ISE 14.7教程.doc_第4页
ISE 14.7教程.doc_第5页
已阅读5页，还剩9页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

Xilinx ISE Design Suite14.7开发流程1、打开ISE Design Suite14.72、新建项目 File-New Project（一般新建一个文件夹来保存项目）3、选择设备平台（我这里是basys2开发板的，所以我根据这款板子选择配置）4、项目总览5、项目创建完成6、新建源文件选择Verilog Module 填入File Name 然后next端口可设置可不设置（这里我先设置了）文件总览7、编写硬件代码8、编译文件，编译通过后可以查看RTl视图，或者添加ucf约束文件，也可以做仿真（参考ISim仿真）9、添加ucf约束文件，跟建院文件一样，不过这里选择IMplementation Constraints File ，填写File name ，然后next，接着finish10、编写约束文件10、再次编译11、配置目标设备12、下载到板子上边缘扫描初始设备（有的同学可能扫描不到设备，这可能是驱动没装好）选择文件选完之后不选SPi or BPI PROM 选 no（一般测试不选，如果要固化就可以选择）确定一下文件是否选对了烧录 在第一颗芯片右键，然后点Program烧录成功13、观察板子现象（如果不正常，可查一下自己的代码有没有问题或者
人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论