TMSCx的硬件结构ppt课件.ppt

第2章TMS320C54x的硬件结构 2 1外部引脚2 2 C54x的内部总线结构2 3 C54x的中央处理器2 4 C54的存储空间结构2 5 C54的片内外设电路2 6 C54x的系统控制2 7 C54x的外部总线2 8 C54x的主要特性 存储器概述 SRAM StaticRAM DRAM DynamicRAM ROM Read OnlyMemory RAM randomaccessmemory EPROM ErasableProgrammableROM E2PROM ElectricallyErasableProgrammableROM disk 磁盘 DDR DoubleDataRateDRAM FLASH FlashMemory SmartMedia SM卡 CompactFlash CF卡 MultiMediaCard MMC卡 SecureDigital SD卡 MemoryStick 记忆棒 XD PictureCard XD卡 MICRODRIVE 微硬盘 FRAM 铁电存储器 Register 寄存器 概述 程序存储空间 64K字 16位 指令和系数表 数据存储空间 64K字 16位 数据或结果 I O存储空间 64K字 16位 I O空间 片内 片外 ROM RAM SARAM Single AccessRAM DARAM Dual AccessRAM ROM RAM EPROM E2PROM FLASH 存储空间 片内 外存储器的比较 片内不需要插入等待状态与外部存储器相比 片内成本低片内比外部存储器功耗小片内容量较小 C54x片内存储器资源配置 2 4 1存储空间结构 程序存储器 内部和外部统一编址数据存储器 内部和外部统一编址内部RAM 总是映射到数据存储空间 但也可映射到程序存储空间内部ROM 灵活地映射到程序存储空间 也可以部分地映射到数据存储空间 存储空间的任何一种存储器都可以驻留在片内或片外 2 4 2C5402程序存储空间 可寻址1M字的外部程序存储器 如果程序地址生成器 PAGEN 产生的地址处于外部存储器 CPU可自动地对外部存储器寻址 内部ROM和DARAM可通过软件映射到程序空间 OVLY 0 不使用内部RAM0000H 3FFFH全部定义为外部程序存储空间 此时内部RAM只作为数据存储器使用 OVLY 1 使用内部RAM 内部RAM同时被映射到程序存储空间和数据存储空间 0000H 007FH保留 程序无法占用 0080H 3FFFH定义为内部DARAM OVLY 决定程序存储空间是否使用内部RAM 1 程序存储空间的配置 地址为0000H 3FFFH的在片内还是片外 MP MC 0 微计算机模式 4000H EFFFH 外部存储器 F000H FEFFH 内部ROM FF00H FFFFH 内部存储器 MP MC 1 微处理器模式4000H EFFFH 外部存储器 F000H FEFFH 外部存储器FF00H FFFFH 外部存储器 地址为4000H FFFFH的在片内还是片外 C5402片内储存器 ROM 4KDARAM 16K 16K 4K 44K 0000H 4000H F000H FFFFH OVLY 0 在片外 OVLY 1 在片内 在片外 MP MC 0 在片内 MP MC 1 在片外 程序存储空间的配置 DARAM 16K ROM 4K 2 程序存储空间的分页扩展 在 C54x系列芯片中 使程序存储空间可扩展到1M 8M C5402程序空间扩展到1M 分页扩展技术的特点 外部程序地址线 有20或23条 可寻址1M 8M 程序计数器扩展寄存器XPC 存放页码6条寻址扩展程序空间的指令 寻址扩展程序空间 程序空间分成16页 每页64K 公共块 由所有页共享专用块 按指定的页号寻址 OVLY 1 片内RAM映射到程序空间 公共块 32K 所有页享专用块 32K字 指定的页号寻址 6条影响XPC的专用指令 FB D 长跳转指令FBACC D 长跳转到累加器A或B所指定的位置FCALA D 长调用累加器A或B所指定的位置FCALL D 长调用指令FRET D 长返回FRETE D 带中断使能的长返回指令 3 内部ROM 大小 4K字 MP MC 0 ROM被映射到程序空间地址 F000H FFFFH F000H F7FFH 用户专用程序 F800H FFFFH TI公司定义 TI公司定义的内容 引导程序256字 律扩展表256字A律扩展表256字正弦函数值查找表保留中断向量表 F800H FBFFHFC00H FCFFHFD00H FDFFHFE00H FEFFHFF00H FF7FHFF80H FFFFH C54x片内数据存储器容量 C54x片内数据存储器容量 2 4 3数据存储空间 1 数据存储空间的配置 C5402片内储存器 ROM 4KDARAM 16K 16K 4K 44K 0000H 4000H F000H FFFFH DROM 0 在片外 DROM 0 在片内 数据存储空间的配置 在片外 在片内 ROM 4K DARAM 16K DROM 0 0000H 3FFFH 内部RAM 4000H FFFFH 外部存储器 DROM 1 0000H 3FFFH 内部RAM 4000H EFFFH 外部存储器 F000H FEFFH 片内ROM FF00H FFFFH 保留 DROM决定地址为F000H FFFFH的在片内还是片外 内部RAM前1K的配置 存储器映像的CPU寄存器 特殊功能寄存器 0000 001FH 特殊功能寄存器 存储器映像的外设寄存器 0020 005FH 外设寄存器 暂存寄存器SPRAM 0060 007FH 暂存寄存器 0080 03FFH 7个DARAM数据块 2 存储器映像寄存器 MMR 特殊功能寄存器 运算处理和寻址方式的选择和设定 地址 0000H 001FH CPU不需要插入等待时间片内外设寄存器 控制片内外设电路的状态和存放数据 地址 0020H 005FH 包括串行口通信控制寄存器组 定时器定时控制寄存器组 时钟周期设定寄存器组暂存器SPRAM 用来暂存变量 地址 0060H 007FH 特殊功能寄存器 2 4 4I O空间 I O空间 64K字主要用于对片外设备的访问 可以使用输入指令PORTR和输出指令PORTW对I O空间寻址 在对I O空间访问时 除了使用数据总线和地址总线外 还要用到IOTRB IS和I W控制线 IOTRB和IS 用于选通I O空间 I W 用于控制访问方向 第2章TMS320C54x的硬件结构 2 1外部引脚2 2 C54x的内部总线结构2 3 C54x的中央处理器2 4 C54x的存储空间结构2 5 C54的片内外设2 6 C54x的系统控制2 7 C54x的外部总线 C54x的主要特性 2 5 C54x的片内外设电路 通用I O引脚 定时器 时钟发生器 主机接口HPI 串行通信接口 软件可编程等待状态发生器 可编程分区转换逻辑 1 通用I O引脚 C54x芯片为用户提供了两个通用的I O引脚 XF 用于程序向外设传输标志信息 通过此引脚的置位或复位 可以控制外设的工作 2 定时器 16位减法计数器 每1个时钟周期自动减1 减到0时产生定时中断 可软件编程 通过编程可使定时器停止 恢复运行 复位或禁止 3个存储器映像寄存器 定时设定寄存器TIM 0024H 定时周期寄存器PRD 0025H 定时控制寄存器TCR 002 H 定时中断的周期 CLKOUT TDDR 1 PRD 1 时钟周期 分频系数 时间常熟 3 时钟发生器 为CPU提供时钟信号 由内部振荡器和锁相环 PLL 电路两部分组成 可通过内部的晶振或外部的时钟源驱动 锁相环电路具有频率放大和信号提纯的功能 利用PLL的特性 可以锁定时钟发生器的振荡频率 为系统提供高稳定的时钟频率 锁相环能使时钟源乘上一个特定的系数 得到一个比内部CPU时钟频率低的时钟源 4 主机接口HPI 通过HPI控制寄存器 HPIC 地址寄存器 HPIA 数据锁存器 HPID 和HPI内存块实现与主机通信 接口所需要的外部硬件少HPI单元允许芯片直接利用一个或两个数据选通信号有独立或复用的地址总线 数据总线主机和DSP可独立地对HPI接口操作主机和DSP握手可通过中断方式来完成主机可以通过HPI直接访问CPU的存储空间 包括存储器映像寄存器主机还可以通过HPI接口装载DSP的应用程序 接收DSP运行结果或诊断DSP运行状态 5 串行通信接口 高速 全双工串行通信接口四种串行口 标准同步串行口 SP缓冲同步串行口 BSP时分多路串行口 TDM多通道缓冲串行口 McBSP C54x串行口的配置 1 标准同步串行口 SP与编码器 A D转换器等串行设备通信 可实现以1 4机器频率工作的数据同步发送和接收的8位或16位字节通信发送数据寄存器 DXR发送移位寄存器 XSR接收数据寄存器 DRR接收移位寄存器 RSR在进行数据的接收和发送时 串行口能产生可屏蔽的收 发中断 RINT和XINT 通过软件来管理数据的接收和发送 整个过程由串行口控制寄存器SPC控制 2 缓冲同步串行口 BSP具有自动缓冲单元ABU 利用专用总线 控制串行口直接与内部存储器进行数据交换 工作方式 非缓冲模式 标准模式 与SP相同自动缓冲模式 在ABU的控制下 串行口直接与内部存储器进行16位数据块传输 可编程控制的串口时钟 帧同步信号 可选择时钟和帧同步信号的正负极性 能以每帧8位 10位 12位和16位传输数据 最大操作频率为CLKOUT 3 时分多路串行口TDMTDM是一个允许数据时分多路的同步串行接口 可与外部多个 最多8个 应用接口实现方便灵活的数据交换 工作方式 非TDM模式 称为标准方式 与SP相同 TDM模式 是将与多个不同器件的通讯按时间依次划分成若干个时间段 信道 TDM周期地按时间顺序与不同的信道设备进行串行通信 4 多路缓冲串行口 McBSPMcBSP是一个高速 全双工 多通道缓冲串行接口 可直接与其他 C54x 编码器以及系统中的其他串口器件通信 提供全双工通信 连续数据流的双缓冲数据寄存器 接收和发送独立的帧和时钟信号 在外部通道选择电路的控制下 采用分时的方式实现多通道串行通信 与以前的串行口相比 具有很大的灵活性 McBSP的主要特点 串行口的接收 发送时钟既可由外部设备提供 又可由内部时钟提供 帧同步信号和时钟信号的极性可编程 发送和接收既可单独运行 也可结合在一起配合工作 串行口可由CPU控制运行 也可以脱离CPU通过直接内存的读取操作来单独运行 具有多通道通信能力 可达128个通道 数据的宽度可在8 12 16 20 24和32位中选择 并可对数据进行A律和 律压缩和扩展 6 软件可编程等待状态发生器 功能 通过软件设置 完成外部总线周期的扩展 从而方便地实现 C54x芯片与慢速的外部存储器和I O设备的接口 在访问外部存储器时 软件等待状态寄存器 SWWSR 可为32K字的程序 数据存储单元块和64K字的I O空间确定0 14个等待状态 7 可编程分区转换逻辑 可编程分区转换逻辑也称为可编程存储器转换逻辑 当访问过程跨越程序或数据存储器边界时 可编程分区转换逻辑会自动插入一个周期 当存储过程由程序存储器转向数据存储器时 也会插入一个周期 附加周期可以使存储器在其他器件驱动总线之前允许存储器释放总线 以避免总线竞争 转换的存储块的大小由存储器转换寄存器 BSCR 确定 第2章TMS320C54x的硬件结构 2 1外部引脚2 2 C54x的内部总线结构2 3 C54x的中央处理器2 4 C54的存储空间结构2 5 C54的片内外设电路2 C54的控制系统2 7 C54x的外部总线2 8 C54x的主要特性 TMS320C54x的硬件结构图 2 C54x的系统控制 程序计数器PC硬件堆栈PC相关的硬件外部复位信号中断状态寄存器循环计数器 2 1程序地址的产生 CPU取指操作时 由程序地址生成器 PAGEN 产生地址 将地址加载到程序地址总线PAB PAB寻址存放程序存储器中的指令 系数表和立即数 将应用程序的代码 系数表和立即数存放在指令寄存器中 PAGEN的组成 程序计数器PC重复计数器RC块重复计数器BRC块重复起始地址寄存器RSA块重复结束地址寄存器REA 1 程序存储器地址生成器PAGEN 存储器映像寄存器 1AH 1BH 1CH PAGEN的组成框图 2 程序计数器PC 16位计数器 保存某个内部或外部程序存储器的地址 对PC加载的方法 复位 FF80H加载PC 顺序执行 PC PC 1 分支转移 用分支转移指令后面的16位立即数加载PC 块重复 若PC 1等于块重复结束地址REA 1 则将块重复起始地址RSA加载PC 执行子程序调用 先将PC 2的值压入堆栈 后将调用指令下一个长立即数加载至PC 执行返回指令 将压入堆栈的值从栈顶取出 加载到PC 回到原来的程序处继续执行 硬件中断或软件中断 将PC值压入堆栈 并将适当的中断向量地址加载PC 执行中断返回 将压入堆栈的值从栈顶取出 加载到PC 继续执行被中断了的程序 2 6 2流水线操作 操作原理 将指令分成几个子操作 每个子操作由不同的操作阶段完成 每隔一个机器周期 每个操作阶段可以进入一条新指令 在同一个机器周期内 在不同的操作阶段可以处理多条指令 相当于并行执行了多条指令 C54x的流水线操作是由6个操作阶段或周期组成 在任何一个机器周期内 可以有1 6条不同的指令在同时工作 每条指令可在不同的周期内工作在不同的操作阶段 1 流水线操作的概念 六个操作阶段 预取指P 取指F 译码D 寻址A 读数R 执行X 流水线结构 注意 预取指P 取指F和译码D操作都相同 但寻址A 读数R和执行X等操作随指令的不同而不同 若指令含有写操作 则写操作的寻址和写数分别发生在R和X级 若是多字节指令 则数据的寻址需要若干个机器周期才能完成 1 无延迟分支转移 2 分支转移的流水线操作 2 延迟分支转移 3 条件执行的流水线操作 4 存储器的流水线操作 5 流水线的等待周期 1 双寻址存储器的流水线操作 2 单寻址存储器的流水线操作 1 流水线冲突 2 等待周期表 2 6 3系统的复位 状态寄存器ST0 1800H 将ST1中的INTM位置1 关闭所有可屏蔽中断 使程序计数器PC FF80H 使扩展程序计数器XPC 0000H 使中断标志寄存器IFR 0000H 使数据总线处于高阻状态 控制线均处于无效状态 将地址总线置为FF80H 使IACK引脚产生中断响应信号 产生同步复位信号 对外围电路初始化 将下列状态位置为初始值 ST0 ST1 PMST 注意 复位期间 不对其余的状态位和堆栈指针SP初始化 ARP 0ASM 0AVIS 0BRAF 0C 1C16 0CLKOFF 0CMPT 0CPL 0DP 0DROM 0FRCT 0HM 0INTM 1OVA 0OVB 0OVLY 0OVM 0SXM 1TC 1XF 1 2 6 4中断操作 中断信号 由外设向CPU传送数据的硬件设备产生 由外设向CPU提取数据的硬件设备产生 由定时器产生 软件中断 由程序指令产生的中断 如 INTR TRAP或RESET 硬件中断 由外围设备信号产生的中断 受外部中断口信号触发的外部硬件中断 受片内外设电路信号触发的内部硬件中断 1 可屏蔽中断 可用软件设置来屏蔽或开放的中断 VC5402共有13个可屏蔽中断 外部中断 BRINT0 BXINT0BRINT1 BXINT1 串行口中断 TINT0 TINT1 定时器中断 DMAC4 DMAC5 DMA中断 HPINT HPI中断 2 非屏蔽中断 RS 是一个对 C54x所有操作方式产生影响的非屏蔽中断 NMI 不会对 C54x的任何操作方式产生影响当中断响应时 所有其他中断将被禁止 3VC5402中断源和优先级 29个中断源 16个优先级 对应的中断地址 中断向量 2 6 5省电和保持方式 C54x有4种省电方式闲置方式1闲置方式2闲置方式3保持方式 省电方式的实现 执行IDLE1 IDLE2和IDLE3三条指令 使外部信号HOLD 0 状态位HM 1 4种省电工作方式 第2章TMS320C54x的硬件结构 2 1外部引脚2 2 C54x的内部总线结构2 3 C54x的中央处理器2 4 C54x的存储空间结构2 5 C54x的片内外设电路2 6 C54x的系统控制2 7 C54的外部总线2 8 C54x的主要特性 TMS320C54x的硬件结构图 PAGENDAGEN特殊功能寄存器 系统控制 程序地址生成器 数据地址生成器 CPU 乘法累加器 算术 逻辑运算单元 桶形移位器 比较器 外部存储器接口 外部设备接口 程序存储器数据存储器串行口并行口定时器计数器中断 系统控制接口 PAB PB CAB CB DAB DB EAB EB 1 外部总线的组成 数据总线 D15 D016位地址总线 Ai A023 16位一组控制信号 2 7 C54x的外部总线 2 7 1外部总线接口 C54x外设扩展接口信号 2 外部总线的优先级别 例如 在一个并行指令周期内 CPU寻址外部存储器两次 如一次取指 一次取操作数或写操作数 那么就会发生流水线冲突 外部总线流水线冲突 例如 STT AR6 Smem写操作LD AR4 A Xmem和Ymem读操作 MAC AR5 B 数据存取的优先级高于程序的读取 时序图 C54x片内有两个控制CPU等待状态的部件 软件可编程等待状态发生器可编程分区转换逻辑电路这两个部件用来控制外部总线工作 分别受两个存储器映像寄存器的控制 软件等待状态寄存器SWWSR可编程分区转换逻辑寄存器BSCR 2 7 2外部总线等待状态控制 1 软件可编程等待状态发生器 延长最多可达到7 14个机器周期 另可以利用硬件READY线来实现更多的延时 1 软件等待状态寄存器SWWSR SWWSR 16位 存储器映像寄存器 地址为0028H 2 等待状态发生器 逻辑框图 分区转换控制寄存器 BSCR 存储器映像寄存器 0029H 2 可编程分区转换逻辑 存储器分区转换时插入附加周期的时序 程序读操作和数据读操作之间分区转换时序图 1 存储器寻址时序图 存储器读 读 写操作时序图 第一周期 第二周期 第三周期 第四周期 2 7 3外部总线接口时序 插入等待周期的存储器读 读 写操作时序图 等待状态 等待状态 存储器写 写 读操作时序图 无插入等待周期的I O读 写 读操作时序图 2 I O寻址时序图 无插入等待周期时 对I O设备读 写需要占用2个周期 插入一个等待周期的I O口读 写 读操作时序图 每次进行I O口读 写操作时都将延长一个周期 等待周期 等待周期 等待周期 第2章TMS320C54x的硬件结构 2 1外部引脚2 2 C54x的内部总线结构2 3 C54x的中央处理器2 4 C54x的存储空间结构2 5 C54x的片内外设电路2 6 C54x的系统控制2 7 C54x的外部总线2 8 C54总结 TMS320C54x的组成 中央处理器CPU I O功能扩展接口 内部总线控制 特殊功能寄存器 数据存储器RAM 程序存储器ROM 串行口 主机通信接口HPI 定时系统 中断系统 2 8 1 C54x的基本结构 TMS320C54x的硬件结构图 PAGENDAGEN特殊功能寄存器 系统控制 程序地址生成器 数据地址生成器 CPU 乘法累加器 算术 逻辑运算单元 桶形移位器 比较器 外部数据存储器 外部设备接口 程序存储器数据存储器串行口并行口定时器计数器中断 系统控制接口 PAB PB C