第5章-ECL电路.ppt

第五章ECL和I L电路 内容提要介绍ECL和I2L的设计思想 演变过程 结构及性能特点我们已对双极型逻辑 集成电路中应用最广泛的TTL电路进行系统的分析 现在有必要再介绍两种重要的双极型逻辑集成电路 双极型逻辑速度最高的电路ECL唯一能进入超大规模的双极型电路I2L 5 1ECL电路 ECL是一种典型的非饱和型逻辑电路 特点是在工作过程中 晶体管不进入饱和区 电路无存储时间 因而速度非常高 此外 ECL基本单之具有 或 及 或非 两个输出端 灵活性强 易于构成各种复杂的逻辑电路 缺点是功耗大 逻辑摆幅小 扰干扰能力差 由于ECL电路中的晶体管不进入饱和区 晶体管的电流 电压关系服从于简单的数学表达式 于是在电路的分析过程中 我们可以推导出数学表达式来表征电路的性能 一 ECL电路的工作原理 两输入端或 或非门 如图所示 整个电路可分为三大部分 电流开关 定偏电压源 射随器输出1 电流开关由T1 T2及负载电阻RC1 RC2 耦合电阻RE构成 完成 或 及 或非 功能 RP为下拉电阻 当A B开路时 设A B至少有一个高电平 则VE上升 T2截止 VC1为低电平VC2输出高电平此时 设A B全为低电平 T1截止 T2导通VC1高电平VC2低电平故 2 射随器输出由T3 T4 RO1 R02构成 电流开关虽已完成了或 或非的基本功能 但存在两个致命的缺陷 其一是负载能力的问题 其二是前后级的耦合问题 设VOH OV 驱动下级门 此时后级门VC1 IERC 0V 于是T1进入饱和 与ECL非饱和相矛盾 显然 加射随器首先解决了负载能力问题其次 降低了输出电平 设VBE3 VBe4IEIRC1 IE2RC2则两个输出端 0 1 电平分别等值 现在分析耦合问题设 VA VOH VBE则 VC1 IE1RC1VCB IE1RC1 VBE根据非饱和要求 应有VCB O IE1RC1 VBE O IERC VBE VBE VBEVOL VOH VBEVOH VOH VBE于是 ECL电路逻辑摆幅小于VBE 3 参考电压源VBB 由R1 R2 D1 D2 T5构成 考虑单输入端ECL单元当VA VBB时 T1 T2导通能力相当VC1 VC2Vor Vnor此时 VA微弱的变化将使输出电平确定 因此可以认为最佳抗干扰设计 当温度变化时 VOH VL变化 于是VBB应跟随变化 将VOH VL代入 VBB VBE这就是对参考电源的要求分析参考电压源当D采用BE结 适当地选了以R1 R2数值 可使VBB保持在高 低电平的中点 二 ECL电路的特性及参数 1 电压传输特性 分析Vnor Vi关系设B开路 VA Vi设IESA IES2 IES又 将VE代入 以曲线直观地表示如图 对ECL 通常定义 当时 对应的Vi为关门电压VIL 当时 对应的Vi为开门电压VIH 又 当时 于是 同理可求 过渡区宽度 2 主要直流参数抗干扰 a VOHb VOLc VIL VIHd VNMH VNML 负载能力 a 输入电流IBb 最大输出电流IOM规定加负载后 c 扇出 但No多 引线寄生电容大 故一般规定No 8 静态功耗RE 输入高电平 输入低电平 R3 R2 R01 R02电流互补 总电流 IEE 9 4mA静态功耗 P 48 9mW 3 瞬态特性 ECL电路的高速性能可以从以下几个方面反映出来 A 逻辑摆幅小 节点电流充放电幅度小 时间短 B 晶体管不进入饱和 无存贮时间 C 定偏管T2工作于共基极状态 输入管T1基极电位变化幅度小 相当于定偏管电流作为输入信号 通过射极传递到集电极 故T1类似于共基使用 频响好 三 逻辑扩展 1 多输出端 或 或非 门在单输出门基础上增加射随输出器 2 或与 或与非 门 3 与 与非 门 4 异或 门 四 版图设计特点 1 Rc1 Rc2 RE在电路设计中要求依从此例关系 因而版图设计中 应取条宽一致 且平行排列 这样 当存在工艺偏差时 阻值偏并趋于一致 a 两个端输出低电平一致 设T3 T4完全相同 且IC IE则 b VL极限值为VBE2 电流开关晶体管特性要求一致 尺寸相同 位置靠近 3 除偏置电源外 所有晶体管图形尺寸尽可能小 并尽量减小后 以提高 改善响应速度 4 所有输出管应特性一致 故图形尺寸一致 置于同一隔离区 以保证各端输出等电平 5 2I2L电路 一 工作原理1 I2L电路的由来I2L电路又称并合晶体管逻辑 MTL 诞生于七二年具有集成度高 电路优值小 工艺及版图简单 且与模拟IC及其它数字IC工艺相容等优点 它的出现 标志着双极型IC在集成度及功耗方面的一次重大突破 回顾双极型逻辑IC的发展历史 最早考虑集成的是DCTL 由于抢电流的致使弱点 DCTL并未得到实际应用 最早集成的电路RTL 为改善响应速度 出现了RCTL 制作上的困难导致DTL的诞生 对速度的考虑发明了TTL 随之是四管单元 五管单元 六管单元 性能上的每一次进步 付出的代价是电路中元件的增加 结构随之复杂 因而大规模集成遇到很大困难 归纳有三条 a 单门电路元件多 结构复杂 即使大量采用简化门 仍不够简单 b 电路中使用电阻 功耗大 占用芯片面积大 c 元件之间需隔离 约占据芯片总面积的40 60 且造成工艺复杂 对应大规模集成所遇到的困难 人们考虑了许多对策 归纳起来也有三条 a 饱和型开关电路均以共射晶体管作基本电路组态 如以衬底作为射区 则晶体管之间无需专门隔离 b 如以有源负载代替电阻 则功耗及面积均可缩小 c IC中的晶体管存在寄生效应 如利用寄生晶体管作为电路中的某些基本元件 则既可节省面积 又可简化工艺 沿着这三条思路 人们又回过头重新考虑最简的电路DCTL 对其进行改进 研制成功I2L 演变过程如下 考虑两级DCTL电路 首先将集电极电阻移至下级门的基极 这样不影响逻辑关系 再考虑虚线框内三个晶体管 它们共基极和射极电位 仅集电极分离 可合并为一个多集电极管 最后以一个PNP管作为有源负载代替R 得到一个新的逻辑单元 多集电极倒相器 这就是I2L电路的基本单元 2 I2L基本单元结构结构及单元线路图如下 由结构可见 I2L电路基本单元由两个晶体管构成 有两个电极为晶体管共用 结合成一个统一的整体 故又称并合晶体管逻辑 MTL Ep 多集电极倒相器注入条 连接寄生横向PNP管射极 外接电源 向各倒相器提供电流 B 输入端 连接PNP管集电极及倒相器基极 C1 C2 C3 输出端EN 接地端 作为多集电极晶体管射极及寄生横向PNP管基区 由版图及剖面图看 a I2L基本单元采用DCTL形式 简单 元件少 b 将普通NPN反向运用 射极等电位 地 故各倒相器间无需隔离 c 注入条可供各单元共用 d 以寄生横向PNP管替代电阻R 节省了面积又减小了功耗 这样 大规模集成电路的几点必备条件均具备了 每门功耗低 元件少 结构简单 工艺简单 因而可以进入LSI及VLSI 3 I2L工作原理I2L单元具有两个状态 载流子积累状态 导通态 0 载流子耗尽状态 截止态 1 设Ep VBE 则空穴从P1区注入n区 大部分被P2收集 a B开路 浮空或前级截止 则空穴在P2区域积累 Vp2上升 迫使NPN管BE结导通 N区向P2注入电子 被集电极N 收集 于是NPN管导通 C1 C2输出 0 电平 b B短路 对地短接或前级导通 注入P2的空穴由B端流出 Vp2 VBE NPN管截止 C1 C2输出 1 电平 由此可见 I2L的工作过程实际上是注入条注入的载流子在器件内部输运 引起基本门导通或截止的过程 故称集成注入逻辑 4 I2L开关过程 考虑三个基本门级连 以恒流源代替PNP管 a K闭合 I01流向地 T1无驱动而截止I02驱动T2导通 I03被T2抽走 T3无驱动而截止b K断开 I01驱动T1导通I02被T1集电极抽走 T2截止I03驱动T3导通以电流 0 1 状态判断法 则有 K 0 V01 1 V02 0 VO 1 K 1 V01 0 V02 1 VO 0 5 I2L正常工作的必要条件考虑两级基本门级连 注入电流均为I0 设A 1 为满足逻辑关系 应有T1饱和而故即注意此时 T3深饱和 3较小T4临界饱和 4较大实际测量表明 I2L正常工作时 4 2 3 于是I2L正常工作的条件为 一般工艺条件下 二 I2L电路特性分析1 I2L电路电压传输特性推导过程相当复杂 首先必须建立稳态下单元的电荷控制方程组 再从方程组中解得V0 Vi关系 具体结果如下 式中 In0NPN管射区注入电子流Ip0PNP管射区注入空穴流NPN管各集电极对应的电流增益 电压传输特性曲线如下 过渡区很窄 高电平接近Vp 低电平接近0V 2 直流参数 定义所对应的Vi为阀值电压Vth则 可见抗干扰能力很差 对内部门问题不大 对输入管 输出管则在版图设计中有意将设计很大 以提高抗干扰能力 3 瞬态特性考虑一个三级I2L倒相四级连电路初始状态 Vi 1 即 T1导通 T2截止 T3导通 设t 0时 K闭合 Vi 0 T1 BE短路 抽取电流很大 相对于T2 T3可认为瞬时截止 即 t 0时 Vc1 VOH T2 I0对B2势垒电容Ce2 Cc2充电接近0 5V时 发射结扩散电容开始充电 T2导通 IC2开始上升 当B2的势垒电容及扩散电容充电至VOH时 T2饱和 Vc2 VoL T3 T2刚导通 I0一部分供IC2 另一部分继续提供IB3 随IC2上升 IB3 当IC2 I0时 IC2 对B3扩散电容放电 超量贮存电荷被抽取 T3退饱和 VB3开始下降 直至VB3 VoL Vc3在T3退饱和后开始上升 B3节点电容放电完毕后 Vc3 VOH欲求每门平均延迟时间 需列出恒流源对T2基极充电 以及T3基极电容通过T2放电的微分方程 方程包含势垒电容及扩散电容 且T2 T3需联立求解 过程非常复杂 因此仅进行定量分析 考虑两种极端情况 a 小电流近似 NPN管发射结正偏较小 注入到外延层中电子较少 可忽略扩散电容 此时tpd主要取决于势至电容 理论计算 b 大电流近似势垒电容可忽略 tpd主要取决于扩散电容 晶体管反向运用时 即故且tpd应与饱和度有关 而理论计算 4 电路优值由于I2L工作于低电压 且采用恒流源负载 工作电流可小至1nA 门 比一般TTL小三个数量级 尽量速度较慢 20 30ns 但电路优值仍很小 是双极型逻辑集成电路中优值最小的电路 I2L的速度是影响其发展的主要因素 三 I2L抢电流问题I2L采用了DCTL电路结构 因此 有必要分析一下抢电流的问题 1 I2L将DCTL中多个晶体管合并为多集电极晶体管 VBE不一致导致的抢电流问题不复存在 2 根据E M模型IB不仅与VBE有关 而且与VBC相关 当V