基于DSP的数字滤波器毕业论文

吕梁学院本科毕业论文（设计 ） I 摘 要 数字滤波器是数字信号处理中最重要的组成部分之一，几乎出现在所有的数字信号处理系统中。当前我们正处于数字化时代，数字信号处理技术受到了人们的广泛关注，其理论及算法随着计算机技术和微电子技术的发展得到了飞速的发展，被广泛应用于语音图象处理、数字通信、谱分析、模式识别、自动控制等领域。数字滤波器是数字信号处理中最重要的组成部分之一，几乎出现在所有的数字信号处理系统中。数字滤波器是指完成信号滤波处理的功能，用有限精度算法实现的离散时间线性非时变系统，其输入是一组 (由模拟信号取样和量化的 )数字量 ，其输出是经过变换的另一组数字量。相对于模拟滤波器，数字滤波器没有漂移，能够处理低频信号，频率响应特性可做成非常接近于理想的特性，且精度可以达到很高，容易集成等，这些优势决定了数字滤波器的应用越来越广泛。 本论文的主要研究了 字滤波器的基本理论，基于 司的数字信号处理器计了一款稳定度高，低功耗的数字滤波器系统。研究了 字滤波器的基本理论，以及数字滤波器的实现方法。通过学习 波器的结构、数字滤波器的设计理论，掌握了 字滤波器的原理和特性。为实现数字滤 波器奠定了理论基础。研究了 件的结构和特性，根据该数字信号处理器的独特的特点，设计合适的系统架构，并系统全面的设计数字滤波器的各个模块电路，合理的处理模数转换和数模转换芯片与 连接。为实现数字滤波器系统提供一个稳定的硬件平台。 根据 司 5000 系列数字信号处理器的基本结构和特征，充分利用其片上资源，用通用的可编程 片实现本次基于 数字滤波器设计。 关键词： 字滤波器； is of of in we in a of is in is of of in is to to of of is a by is a of to be 梁学院本科毕业论文（设计 ） to so of is IR I s a of IR as as of IR IR of to of a of of a to to a I s of 000 of SP is to 计 ） - 1 - 第 1 章 绪论 本章主要介绍 数字滤波器 的 优越性 ， 国内外 研究现状和发展趋势， 数字滤波器的实现方法， 主要研究内容等。 数字滤波器的优越性 21 世 纪是数字化的时代，随着越来越多的电子产品将数字信号处理 (为技术核心， 经成为推动数字化进程的动力。作为数字化最重要的技术之一， 论在其应用的深度还是广度，正在以汀所未有的速度向前发展。 数字信号处理器，也称 片，是针对数字信号处理需要而设计的一种具有特殊结构的微处理器，它是现代电子技术、计算机技术和数字信号处理技术相结合的产物。 随着信息处理技术的飞速发展，计算机技术和数字信号处理技术数字信号处理技术逐渐发展成为它在电子信息、通信、软件无线电、自动控制、仪表技术、 信息家电等高科技领域得到了越来越广泛的应用。数字信号处理由于运算速度快，具有可编程特性和接口灵活的特点，使得它在许多电子产品的研制、开发和应用中，发挥着重要的作用。采用 片来实现数字信号处理系统是当前发展的趋势。 近年来， 术在我国也得到了迅速的发展，不论是在科学技术研究，还是在产品的开发等方面，在数字信号处理中，其应用越来越广泛，并取得了丰硕的成果。数字滤波占有极其重要的地位。 数字滤波器容易实现不同的幅度和相位频率特性指标，克服了与模拟滤波器器件性能相关的电压漂移、温度漂移和噪声 问题。用 片实现数字滤波除了具有稳定性好、精确度高、不受环境影响外，还具有灵活性好的特点。用可编程 片实现数字滤波可通过修改滤波器的参数十分方便的改变滤波器的特性。 几乎每一科学和工程领域例如声学、物理学、通信、数据通信、控制系统和雷达等都涉及信号。在许多应用中都希望根据期望的指标把一个信号的频谱加以修改、整形或运算。这些过程都可能包含衰减一个频率范围，阻止或隔离一些频率成分，用数字滤波器来实现这些功能是方便、有效、可行的 3。数字滤波器又分为无限冲激响应滤波器 (有限冲激响应 滤波器 ( 波器具有不含反馈环路、结构简单以及可以实现的严格线性相位等优点，因而在对相位要求比较严格的条件下，采用 字滤波器。 由于 制器具有许多独特的结构，例如采用多组总线结构实现并行处理，独立的累加器和乘法器以及丰富的寻址方式，采用 制器就可以提高数字信号处理运算的能力，可以对数字信号做到实时处理。用可编程 片实现数字滤波的又一优势是 :通 过修改滤波器的参数十分方便的改变滤波器的特性。有限长单位冲激响应 (数字滤波器，与传统的通过硬件电路实现的模拟滤 波器相比有以下优点 3: (l)简化了硬件电路的设计，提高了硬件电路的集成度和可靠性。 - 2 - (2)对干扰信号的抑制能力有了明显提高，这对系统的控制精度和稳定性的 提高起到了促进作用。 (3)数字滤波器的参数调节比起模拟滤波器来更加方便、灵活。 (4)数字滤波器可以实现数据的并行处理，提高了系统运行速度。 国内外 研究现状和发展趋势 自 20 世纪 70 年代末 80 年代初 片诞生以来 片得到了飞速的发展。最成功的 片当数美国德州仪器公司 (称 一系列产品，其场份额占全世界份额近的 50%。目前 片的价格越来越低，性能价格比日益提高，具有巨大的应用潜力。经过 20 年的发展， 件在高速度，可编程，小型化，低功耗等 方面都有了长足的发展，单片 片最快每秒可完成 16 亿次 (160运 算，生产 件的公司也不断壮大。 在上一个世纪中，电滤波器的发展经历了从无源到有源和从模拟到数字两个过程。高精度无源滤波器从设计到制造都是难度非常高的技术。有源滤波器虽然很大地改进了滤波器的性能，也降低了一些制造工艺的难度， 但从其性能的大幅度改进，与其它信号处理技术的结合，实现的手段之便捷，还是要数数字滤波器后来居上。随着电子工业的发展，对滤波器的性能要求越来越高，功能也越来越多，并且要求它们向集成方向发展。 我国滤波器研制和生产与上述要求相差甚远，为缩短这个差距，电子工程和科技人员负有重大的历史责任 9。 数字滤波器的实现方法 数字滤波器的实现方法一般有以下几种 5: (1)在通用的计算机 (如 用软件 (如 C 语言 )实现。软件可以是由自己编写，也可以使用现成的软件包。这种方法的缺点是速度太慢，不能 用于实时系统，主要用于 法的模拟与仿真。 (2)在通用的计算机系统中加上专用的加速处理机实现。这种方法不便于系统的独立运行。 (3)用通用的单片机实现。单片机的接口性能良好容易实现人机接口。由于单片机采用的是冯诺依曼总线结构，系统比较复杂，实现乘法运算速度较慢，而在数字滤波器中涉及大量的乘法运算，因此，这种方法适用于一些不太复杂的数字信号处理。 (4)用通用的可编程 片实现。与单片机相比， 着更适合于数字滤波的特点。吕梁学院本科毕业论文（设计 ） - 3 - 它利用改进的哈佛总线结构，内部有硬件乘法器、累加器，使用流水线结构， 具有良好的并行特点，并有专门设计的适用于数字信号处理的指令系统等。 (5)用专用的 片实现。在一些特殊的场合，要求的信号处理速度极高，而通用 种芯片将相应的信号处理算法在芯片内部用硬件实现，无须进行编程。 (6)用 可编程器件来开发数字滤波算法。使用相关开发工具和 硬件开发语言，通过软件编程用硬件实现特定的数字滤波算法。这一方法由于具有通用性的特点并可以实现算法的并行运算，无论是作为独立的数字信号处理，还是作为 片的协作处理器都是比较活跃的研究领域。 本论文研究的重点集中在利用 实现数字滤波的硬件电路。 主要研究内容 本论文主要 : 研究数字滤波的理论知识，为系统整体设计奠定了理论基础 ; 研究 司 字信号处理器的内部结构及片上资源，并研究通信电子线路中各种接口的相互连接关系，设计了一个价格低、功耗小、精度高的数字滤波器系统。 研究有限长冲激响应数字滤波器（ 的具体实现方法。 - 4 - 第 2 章 字滤波器的理论研究 波器简介 数字滤波器是指完成信号滤波处理功能的，用有限精度算法实现的离散时 间线性非时变系统，其输入是一组数字量，其输出是经过变换的另一组数字量。 因此，数字滤波器本身既可以是用数字硬件装配成的一台完成给定运算的专用 的数字计算机，也可以将所需要的运算编成程序，让通用计算机来执行。数字 滤波器具有稳定性高、精度高、灵活性大等突出的优点。 随着数字技术的发展，用数字技术实现滤波器的功能越来越受到人们的注意和广泛的应用。从数字滤波器的单位冲击响应来看，可以分为两大类 :有限冲击响应 (字滤波器和无限冲击响应 (字滤波器。本文研究 字滤波器。 字滤波器的结构 有限长单位脉冲响应滤波器的系统函数为 1： 10)()( 其差分方程为 : 10)()()( （ 其基本结构型式有以下几种 : 由上式可以得出如下图 2示的直接型结构，这种结构又可以称为卷积型结构。 图 2波器直接型结构 x(n) h(0) h(1) h(2) h(+ y(n) 吕梁学院本科毕业论文（设计 ） - 5 - 将转置理论应用于上图可以得到图 2示的转置直接型结构，可得到图 2示转置型结构 4。 将式中的系统函数 H(z)分解成二街实系数因子的形式，即 : 212211010)()()(Nk 当需要控制滤波器的传输零点时，可将系统函数 H（ z）分解成上式形式，这样就可以用二阶节级联起来构成。其中 N/2表示取 N/2 的整数部分。若 N 为偶数，则 奇数，故系数 是因为这时有奇数个根，其中复数根成共轭对，必为偶数，必然有奇数个实根。图 2出了 N 为奇数时 波器的级联结构。 图 2波器的级联型结构 z1z1z1z1h(0) h(1) h(2) h(3) h(y(n) x(n) 图 2波器转置结构图 （ x(n) z1z1z1z1z10102 20N11 0212 22 2/1N22N - 6 - 第 3 章 波器设计方法 波器的设计方法主要有窗函数设计法和频率抽样设计法等，其中窗函数设计法是最基本的设计方法。在设计 波器中，一个最重要的计算就是加窗，采用矩形窗是最直接和 简便的方法，但采用矩形窗存在较大的 应，且矩形窗的第一旁瓣与主瓣相比仅衰减 13此实际设计中一般采用其他窗函数。 本小节主要介绍几种常用的窗函数和频率抽样设计法。 用窗函数法设计 波器 (一 )窗函数法的基本思想 窗函数设计的基本思想是要选取某一种合适的理想频率选择性滤波器，然后将它的脉冲响应截断以得到一个线性相位和因果的 波器。因此这种方法的重点在于选择某种合适的窗函数和一种理想滤波器。对于给定的滤波器技术指标，选择滤波器长度和具有最窄主瓣宽度和尽可能 小的旁瓣衰减的某个窗函数。任何数字滤波器的频率响应)(是 的周期函数，它的傅立叶级数展开式为： dj )()( 10其中 ： )21()21(s )(21)(20 其中的 立叶系数 )(得有限冲激响应数字滤波器的一种可能方法就是把无穷级数截取为有限项级数来近似，而吉布斯 (象使得直接截取法不甚令人满意 1 窗函数法就是用被称为窗函数的有限加权系列 (n)来修正式 (傅立叶级数。（ （ 吕梁学院本科毕业论文（设计 ） - 7 - 以求得要求的有限冲激响应序列 h(n)。 即有： )()()( )(n 是有限长序列，当 n n0 时， )(n =0。 几种常用的窗函数 工程中比较常用的窗函数有 l3: 矩形窗函数、三角形 (函数、汉 宁 (函数、海明 (函数、布莱克曼 (函数和凯塞 (函数。 这几种窗函数的比较见表 3示。 表 3种常用窗函数对比 窗函数的选择原则是 : 具有较低的旁瓣幅度，尤其是第一旁瓣幅度 ; 窗函数 旁瓣峰值衰减（ 过渡带（ ） 阻带最小衰减（ 矩形窗 /N 角窗 /N 宁窗 /N 明窗 /N 莱克曼窗 2 /N 塞窗 0 /N - 8 - 旁瓣幅度下降速度要大，以利增加阻带衰减 ; 主瓣的宽度要窄，以获得较陡的过渡带。 通常上述三点很难同时满足。当选用主瓣宽度较窄时，虽然得到较陡的过渡带，但通带和阻带的波动明显增加 :当选用最小的旁瓣幅度时，虽能得到匀滑的幅度响应和较小的阻带波动，但过渡带加宽。因此，实际选用的窗函数往往是它们的折衷 。在保证主瓣宽度达到一定要求的条件下，适当牺牲主瓣宽度来换取旁瓣波动的减少。 用频率抽样法设计 波器 所谓频率抽样法就是从频域出发，根据频域的采样定理，对给定的理想滤 波器的频域响应进行等间隔采样 45 )()()2( 把 )(k)，通过下式可求出滤波器的系统函数 H(z)和频率响应 )( : 1011)()1)(/1()( )2()()( 10 其中， )( 是一个内插函数： K=0， 1.(吕梁学院本科毕业论文（设计 ） - 9 - e 1()2s )2s 1)( 由于频谱的有限个采样值恢复出来的频率响应实际上是对理想频率响应的逼近， 因此，这种方法必然有一定的逼近误差。若被逼近的频率响应比较平滑，则各采样点之间的逼近误差较小 ;反之，则逼近误差较大。 为了提高逼近的质量，可以采用人为的扩展过渡带的方法，即在频率相应的过渡带内插入一个或多个比较连续的采样点，使过渡带比较连续，从而通带和阻带之间变化比较缓慢，使得设计得到的滤波器对理想滤波器的逼近误差较小。 数字滤波器的 软件辅助设计 矩阵实验室 (意。除具备卓越的数值计算能力外，它还提供了专业水平的符号计算，文字处理，可视化建模仿真和实时控制等功能。 基本数据单位是矩阵，它的指令表达式与数学，工程中常用的形式十分相似，故用 解算问题要比用 C， 语言完相同的事情简捷得多。 当前流行的 括拥有数百个内部函数的主包和三十几种工具包 (工具包又可以分为功能性工具包和学科工具包。功能工 具包用来扩充符号计算，可视化建模仿真，文字处理及实时控制等功能。学科工具包是专业性比较强的工具包，控制工具包，信号处理工具包，通信工具包等都属于此类。有许多的优点比如 : 语言简洁紧凑，使用方便灵活，库函数极其丰富 ;具有结构化的控制语句 (如 环， 环， 句和 句 )，又有面向对象编程的特性 ;程序的可移植性很好，基本上不做修改就可以在各种型号的计算机和操作系统上运行，等等优点。因此在各个学科和领域得到了广泛的应用。 为了向 需 要的汇编语言转换，需要编写通用的语言。可以直接用 C 语言，然后调 用 带的 C 编译器将 C 语言转换成汇编语言，但一般情况下，滤波器对实时性要求比较 高，而整个滤波器的程序编写也不是很大，所以采用汇编语言编写。滤波器设计需要编写的 通用语言。 程序： %清寄存器值 %清屏 N=1024; %数据点数 （ ( - 10 - 000; %采样频率 1： N)/ %采样时间间隔 y=l， 1024); %产生随机信号 ); z=y; z) 00; %截止频率 *lp/ %函数的参数 ， %滤波器的零极点表示 ， %滤波器的传递函数表示 bl=8* %将参数按比例缩小 Al=8*; %为 序做准备， 不需要 y) ; %滤波 y=y， N); %将原始信号做 换 y.*y); %做功率谱分析 f=(0:(N/2; i=1:N/2f(i)=f(i)*; l); f， :N/2); y=N); y.*y); f=(0:(N/2; i=1:N/2f(i)=f(i)*; ); f， ;N/2); 吕梁学院本科毕业论文（设计 ） - 11 - 第 4 章 数字滤波器硬件电路设计 于 数字滤波器总体硬件设计方案 本次设计采用 5000 系列的 用型的芯片， 5000 系列的 有更高的时钟频率、更低的价格和更加强大的运算功能，在数字滤波器系统的设计中采用了 司的一款高性能、低功耗的定点 有较快的运算速度：运算速度最快可达 532用了低功耗设计方式 :内核电压为 I/O 电压为 字滤波系统的具体方案框图见图 42。 通常的设计中会采用 5V 供电并行的 数转换 )和 模转换 )芯片与 输数据过程中会占用总线的时间，而且需要采用多片电平转换器件将 5V 电平转换为 逻辑电平。 考虑到 片上包含两个 通道缓冲串行口 )接口，可以将这两个通道模仿实现 时序，因此本设计中采用了 口器件， 片采用的源 钟 4字滤波器系统方案框图 - 12 - 是 现将需要滤波信号从模拟转换到数字信号的实 时采样。 部硬件结构 定点的数字信号处理器。它采用先进的修正哈佛结构，片内共有8 条 16 位的总线，其中包括 4 条程序 /数据总线和 4 条地址总线 107。 用并行结构设计特点，使其能在一条指令周期内，高速地完成多项算术运算。基本组成如下 : 40 位算术逻辑运算单元 (包括一个 40 位桶形移位寄存器和 2 个独立的 40 位累加器 ; 17并行乘法器，与 40 位专用加法器相连，用于非流水线式单周期乘法 /累加 (做 C)运算 ;比较、选择和存储单元 (用于加法 /比较选择。指数编码器，可以在单个周期内计算 40 位累加器中数值的指数。 片上外围电路包括 :通用 I/O 引脚 ( ，定时器，时钟发生器，一个与外部处理器通信的 8 位的 口，两个多通道缓冲串行口。器片内存储器的种类只要有以下几种 : 双访问单访问 般映射在数据空间。 般由若干块构成，由于每块 一个机器周期内可以被访问 2 次，中央处理单元和片内外设在一个周期内可以同时对其进行一次读和一次写操作。根据需要，通过改变处理器状态寄存器的三个位 C、 灵活地改变存储器的配置。数据存储空间还有一块特殊的区域， 00H08H。这块区域包含的是存储器映像寄存器，它包含了 所有的寄存器，可以通过读这块存储器来了解各个寄存器的值，或者通过写这块寄存器来改变寄存器的值。因此编程时不能随便向这个区域存储数据，除非根据需要来改变相应寄存器的值，否则会导 致程序运行结果错误。 具有高度专业化的指令系统，包括单指令重复和块指令重复操作，块存储器传输指令， 32 位长操作数指令，同时读入 2 或 3 个操作数的指令，能并行存储和并行加载的算术指令，条件存储指令和从中断快速返回。 复位电路设计 为了确保系统能够稳定的工作，复位电路是系统中必不可少的电路。电源刚加上电时， 片处于复位状态， /低使芯片复位。为使芯片初始化正确，一般应保证 /低至少持续 3 个 期。但是，在上电后，系统的晶体振荡器一般需要几百毫 秒的稳定期，一般为 100 对于实际的 用系统，特别是产品化的 统，其可靠性是一个不容忽视的问题。由于 统的时钟频率较高，在运行时极有可能发生干扰和被干扰的现象，严重时系统可能会出现死机现象。 为了克服这种情况，除了在软件上做一些保护措施外，硬件上也必须做相应的处理。硬件上最有效的保护措施就是采用具有监视 (能的自动复位电路。自动复位电路除了具有上电复位功能外，还具有监视系统运行并在系统发生故障或死机时再次复吕梁学院本科毕业论文（设计 ） - 13 - 位的功能。其基本原理就是通过电路提供 一个高低电平发生变化的信号，如果在规定的时间内这个信号不发生变化，自动复位电路就认为系统运行不正常并重新对系统进行复位。根据上述原理，在本系统的设计中采用了 片。该芯片具有上电复位功能，电压监测功能和看门狗功能 9。 图 4字滤波器系统复位电路原理图 - 14 - 时钟电路设计 给 片提供时钟一般有两种方法。一种是利用 片内部所提供的晶振电路，在 片的 间连接一晶体可启动内部振荡器，晶体应为基本 模式，且为并联谐振。 另一种方法是将外部的时钟源直接输入 脚， 空。采用封装好的晶体震荡器，这种方法使用方便，因此得到了广泛的应用，只要在引脚 4 上加电压，引脚2 接地，就可以在引脚 3 上得到所需的时钟。 图 4钟电路原理图 电源设计 吕梁学院本科毕业论文（设计 ） - 15 - 为了降低芯片的功耗， 片采用低电压供电方式，并且采用内核电压和I/0 电压分开的方式。 片电源分为两种 ，即内核电压 ( I/O 电压 (其中， I/O 电源一般采用 压，而内核电源电压为 电流消耗主要取决于器件的激活度， 耗的电流主要取决于 激活度，外设消耗的电流取决于正在工作的外设及其速度。一般的，与 设消耗的电流比较小。时钟电路也需要消耗一小部分的电流，而且这部分电流是恒定的，与 外设的激活度无关。 器件的所有内部逻辑提供电流，包括钟电路和所有外设。 为外部接口引脚提供电压，消耗的电流取决 于外部输出的速度和数量，以及在这些输出上的负载电容。源所消耗的电流 60源所消耗的电流 3此可以得出该系统在全速工作的状态下，最大功耗为 25本系统的设计中采用了两片 提供 片的 I/O 电源和内核电源。 最大输出电流可达 800包含 固定电压输出几种类型。由于功耗为 (O I，而系统的输入电压为 5V，为将低整个系统的功耗，将 输入直接接到 输出端，而不是直接接到 5样系统功耗将降低 51统在工作状态下，逻辑电平在不停的快速发生变化，因此系统的电源也会出现不同程度的波动，为保证系统的电源完整性，在输入 5源、 源的输出处都增加了大容量的储能电容，在所有芯片的各个电源管脚处都增加了去祸电容。 由于有两个电源，需要考虑的一个问题是加电次序。理想情况下， 片上的两个电源同时加电，但是在一些场合很难做到。如果不能 做到同时加电，应先对 后对 电。 不超过 压 2V。 口设计 1985 年制定的检测 片的一个标准，1990 年被修改后成为 一个标准，即 1990。通过这个标准，可对具有 口的芯片的硬件电路进行边界扫描和故障检测。具有 口的芯片，相关 脚的定义为 :测试时钟输入 ;测试数据输入，数据通过 脚输入 口 ;测试数据输出，数据通过 脚从 口输出 ;测试模式选择， 来设置 口处于某种特定的测试模式 ;测试复位，输入引脚，低电平有效。 设计一个 统，一般必须考虑系统的软件硬件调试，调试 统一般离不开真器。而仿真器通过仿真接口实现与 间的数据交互。设计仿真接口比较简单，只要根据 片所提供的接口类型按照相应的接口标准即可。下图为 真接口定义 8。 1 2 3 4 5 6 7 8 9 10 - 16 - 图 4真接口定义 A/D 转换器件与 接设计 A/D 转换接口电路设计 在 A/D 转换器中，因为输入的模拟信号在时间上是连续量，而输出的数字信号代码是离散量，所以进行转换时必须在一系列选定的瞬间 (亦即时间坐标轴上的一些规定点上 )对输入的模拟信号取样，然后再把这些取样值转换为输出的数字量。因此，一般的A/D 转换过程是通过取样、保持、量化和编码这四个步骤完成的。取样定理 :在满足取样定理的条件下，可以用一个低通滤波器将信号 个低通滤波器的电压传输系数 )(低于 在 前应迅速下降为零。因此，取样定理规 定了 A/D 转换的频率下限。因为每次把取样电压转换为相应的数字量都需要一定的时间，所以在每次取样以后，必须把取样电压保持一段时间。可见，进行 A/D 转换时所用的输入电压，实际上是每次取样结束时的 。量化和编码 :我们知道，数字信号不仅在时间上是离散的，而且在数值上的变化也不是连续的。这就是说，任何一个数字量的大小，都是以某个最小数量单位的整倍数来表示的。因此，在用数字量表示取样电压时，也必须把它化成这个最小数量单位的整倍数，这个转化过程就叫做量化。所规定的最小数量单位叫做量化单位，用表示。显然，数字信号最 低有效位中的 1 表示的数量大小，就等于。把量化的数值用二进制代码表示，称为编码。这个二进制代码就是 A/D 转换的输出信号。 单片 A/分辨率 :它说明 A/A/D 转换器的分辨率以输出二进制 (或十进制 )数的位数表示。从理论上讲， n 位输出的 A/D 转换器能区分 2n 个不同等级的输入模拟电压，能区分输入电压的最小值为满量程输入的 2/1 N 。在最大输入电压一定时，输出位数愈多，吕梁学院本科毕业论文（设计 ） - 17 - 量化单位愈小，分辨率愈高。例如 A/D 转换器输出为 10 位二进制数，输入信号最大值为 3V，那么这个转换器应能区分输入信号的最小电压为 3转换误差 :表示 A/D 转换器实际输出的数字量和理论上的输出数字量之间的差别。常用最低有效位的倍数表1就表明实际输出的数字量和理论上应得到的输出数字量之间的误差小于最低位的一个字。 根据模数转换器件的特点，在本数字滤波器系统中选择了 片，它是一款 8 通道 10 位 电压模数转换芯片。由于 10 电压为 此选择 压供给 件可以省略电平转换器件。 325此对于输入信号来说最高频率不能超过 300K。系统的分辨率为 3图为 功能时序图。从功能时序图可以看出该器件包含一个 8 通道输入多路复用器，一个高速的 10 位 个内部的电压参考源和一个高速的串行接口。 高速串行接口包 含五根信号线 :行时钟输入、 行数据输入、 行数据输出、 同步信号、 选信号。其中每个取样和转换过程需要 16 个系统工作时钟，因此只有当 16/1(时，系统才能正常的工作。 口设计 有两个高速、全双工、多通道缓冲串行接口 (方便的数据流控制可使其与大多数同步串行外围设备接口。 在标准串行接口的基础上对功能进行扩展的，除了具有标准 串口的功能特点外，其灵活性体现在以下几个方面 :双缓冲区发送，三缓冲区接收，允许连续数据流传输 ;可与 兼容设备直接接口 ;可编程帧同步、数据时钟极性，支持外部移位时钟和内部频率可编程移位时钟 ;拥有相互独立的数据发送和接受帧同步脉冲和时钟信号 :多通道发送和接收，最多可达 128个通道，速度可为 100s。 口工作于时钟停止模式时与 议兼容。当将 置为时钟停止模式时，发送器和接收器在内部得到同步，这时 作为 主设 备或从设备。发送时钟信号 应于 议中的串行时钟 送帧同步信号对应于从设备的使能信号 这种方式下对接收时钟信号 接收帧同步信号 不进行连接，因为它们的内部与 连接。 硬件平台的调试与结果 统的开发是一个复杂的过程，在系统的设计和调试中不但需要数字信号处理方面的理论知识，而且还需要对各种 片、外围硬件电路以及 发工具等都具有丰富的实际开发经验。当硬件平台建立好后，重要工作就是硬件调试和软件硬件联调 11。 硬件调试是检测硬件平台设计是否合理的重要方法，通过硬件调试能为后续软件调试和系统的最终实现提供保障。由于本系统是一个基于 系统，在系统的调试中主要测试步骤和实际结果如下 :首先测量电路板的电源和地是否有短路现象，如有短路现象会对电路板上的器