简易数字频率计的设计.doc

电子技术课程设计报告 题 目 简易数字频率计的设计 学院（部）电子与控制工程学院 专 业 电气工程及其自动化 班 级 3204080123 学生姓名 李楠 学 号 3204080123 06月 12日至 06月 22日 共 周 指导教师（签字） 前 言在电子测量技术中，频率是一个最基本的参量，对适应晶体振荡器、各种信号发生器、倍频和分频电路的输出信号的频率测量，广播、电视、电讯、微电子技术等现代科学领域。因此，数字频率计是一种应用很广泛的仪器。那么频率应该如何测量呢？根据频率的的定义我们可以知道，在一个标准一秒的时间内被测信号的脉冲个数就是它的频率，我们只要测出它的大小，就可以测出信号的频率了。数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。而在设计中，我们常用学习软件multisim来仿真设计，通过严格的测试后，能够较准确地测量方波、正弦波等各种常用的信号的频率。在此次设计中我们经过网上搜索，查阅图书阅览室的有关书籍等途径，搜集了大量的资料。经过我们对资料的分析整理，以及细心地设计，最终成功设计出了一台简易数字频率计，在我们付出了汗水之后总算是尝到了成功的甘甜。我们的设计可能不是很完美，但是我们尽力去做了，如果有什么意见或建议，希望能多提出一些，我们会努力做到最好的。目录摘要及设计要求 1第一章 系统概述 2 1.1数字频率计的基本原理 2 1.2数字频率计设计的系统框图 1.3系统各部分功能论述 1.3.1电源波形整形电路 1.3.2分频器 1.3.3待测信号放大、波形整形电路 1.3.4控制门 1.3.5计数器 1.3.6超量程报警器 1.3.7锁存器 1.3.8显示译码器与数码管 第二章 单元电路的设计与分析 第三章 系统综述，总体电路图 3.1 数字频率计设计原理图 3.2电路的检测方法与步骤 第四章 总结 参考文献 元件明细表 附图 鸣谢 收获与体会，存在的问题 简易数字频率计的设计摘 要数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号、方波信号、三角波信号以及其他各种单位时间内变化的物理量。本设计中使用的是直接测频法，即用计数器在计算1S内输入信号周期的个数。它是由模块电路组成的，包括各种集成块、逻辑器件、简单的电子器件为基础的简易数字频率计。实现了频率的测量，同时，本设计使用了计算机模拟软件（Multisim），提高了设计的效率。对本设计中所用的集成电路，以及简易数字频率计调试中作了简单说明关键词：集成电路,斯密特触发器，寄存，计数显示设计要求1. 被测信号的频率范围100HZ100KH2. 输入信号为正弦信号或方波信号3. 四位数码管显示所测频率，并用发光二极管表示单位4. 具有超量程报警功能第一章，系统概述1.1数字频率计的基本原理 数字频率计的主要功能是测量周期信号的频率。频率是单位时间（ 1S ）内信号发生周期变化的次数。如果我们能在给定的 1S 时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。这就是数字频率计的基本原理。1.2数字频率计设计的系统框图 根据设计要求，得到下图1示的电路框图：图1数字频率计框图1.3下面介绍框图中各部分的功能及实现方法 1.3.1波形整形电路 图21.3.2分频器 图3（a）图3（b）分频器的作用是为了获得 1S 的标准时间。电路中首先用两片如图3（a）所示的分频器对经过整形后得到的 100Hz 信号进行 100 分频得到如图4（ a ）所示周期为 1S 的脉冲信号。然后再用D触发器如图3（b）进行二分频得到如图4（ b ）所示占空比为 50 脉冲宽度为 1S 的方波信号，由此获得测量频率的基准时间。利用此信号去打开与关闭控制门，可以获得在 1S 时间内通过控制门的被测脉冲的数目。 图4示波器输出波形 1.3.3信号放大、波形整形电路为了能测量不同电平值与波形的周期信号的频率，必须对被测信号进行放大与整形处理，使之成为能被计数器有效识别的脉冲信号。信号放大与波形整形电路的作用即在于此。信号放大可以采用一般的运算放大电路（如图5所示），波形整形采用555构成的施密特触发器（如图6所示） 图5 运算放大器 图6 由555构成的斯密特触发器 图7 信号放大与波形整形电路原理图1.3.4控制门 控制门用于控制输入脉冲是否送计数器计数。它的一个输入端接标准秒信号，一个输入端接被测脉冲。控制门可以用与门或或门来实现。当采用与门时，秒信号为正时进行计数，当采用或门时，秒信号为负时进行计数。 我们的设计采用的是或门，秒信号为低电平时进行计数。如图8所示图8 或门作为控制门1.3.5计数器 计数器的作用是对输入脉冲计数。根据设计要求，最高测量频率为 100kHz ，应采用6位十进制计数器。可以选用由74161（74161是同步16位二进制加计数器，它有异步清零，同步预置数等功能。）改装而成的10进制计数器。 图9 计数器74161 图10 由74161连成的十进制计数器 1.3.7超量程报警器 如图11所示，报警器由一个与门控制一个D触发器和一个信号指示灯x1实现。由于设计要求最大频率为100.0KHZ,当计数器计数输出的结果小于100.0KHZ时，与门7409N输出一直为低电平，报警信号灯一直处于熄灭状态；当输出结果大于100.0KHZ时，在计数的过程中与门7409N输出将变为高低电平交替出现，信号灯一闪一亮。 图11 超量程报警器1.3.7寄存器在确定的时间（ 1S ）内计数器的计数结果（被测信号频率）必须经寄存后才能获得稳定的显示值。寄存器的作用是通过触发脉冲控制，将测得的数据寄存起来，送显示译码器。寄存器为使数据稳定，最好采用边沿触发方式的器件。图12如图12所示，在设计中我们采用了74LS175，74LS175是用四个D触发器组成的四位寄存器，用以存储4位二进制数。在CP上升沿到达时1D4D端状态被同时到各个触发器中，形成1Qn+14Qn+1状态。RD为异步清零控制端。当RD=0时，不需要和CP同步，就可完成寄存器1Q4Q清零工作1.3.8显示译码器与数码管 显示译码器的作用是把用 BCD码表示的10进制数转换成能驱动数码管正常显示的段信号，以获得数字显示。 选用显示译码器时其输出方式必须与数码管匹配。本设计中采用的是7447七段数码显示译码器以及相应的七段数码管。显示译码器7447 如图13（a）所示，七段译码管如图13（b）所示，电路连接图如图14所示。(a) (b) 图13 图14第二章 单元电路的设计与分析在本次设计中，我的主要任务就是实现占空比为50%的方波信号，我实现它所用的电路原理图如图2-1所示 图2-1本模块中所用芯片有：555构成的斯密特触发器、4518BD，DFF。其功能分别是：555构成的斯密特触发器:连接图如图2-1-2。为了消除高频干扰，提高比较其参考电压的稳定性，通常将CON管脚通过0.01uf的电容接地。 图2-1-2 施密特触发器的构成 施密特触发器也有两个稳定状态，但与一般触发器不同的是，施密特触发器采用电位触发方式，其状态由输入信号电位维持；对于负向递减和正向递增两种不同化方向的输入信号，施密特触发器有不同的阀值电压。 门电路有一个阈值电压，当输入电压从低电平上升到阈值电压或从高电平下降到阈值电压时电路的状态将发生变化。施密特触发器是一种特殊的门电路，与普通的门电路不同，施密特触发器有两个阈值电压，分别称为正向阈值电压和负向阈值电压。在输入信号从低电平上升到高电平的过程中使电路状态发生变化的输入电压称为正向阈值电压，在输入信号从高电平下降到低电平密特触发器有两个阈值电压，分别称为正向阈值电压和负向阈值电压。在输入信号从低电平上升到高电平的过程中使电路状态发生变化的输入电压称为正向阈值电压，在输入信号从高电平下降到低电平的过程中使电路状态发生变化的输入电压称为负向阈值电压。正向阈值电压与负向阈值电压之差称为回差电压。 它是一种阈值开关电路，具有突变输入输出特性的门电路。这种电路被设计成阻止输入电压出现微小变化（低于某一阈值）而引起的输出电压的改变。 斯密特波形图 利用施密特触发器状态转换过程中的正反馈作用，可以把边沿变化缓慢的周期性信号变换为边沿很陡的矩形脉冲信号。输入的信号只要幅度大于vt+，即可在施密特触发器的输出端得到同等频率的矩形脉冲信号。 555定时器 555定时器是一种集成电路如图2-1-3所示，因集成电路内部含有三个5千欧电阻而得名利用555定时器可以构成施密特触发器、单稳态触发器和多谐振荡器。本次设计我采用555定时器构成施密特触发器，因为它只需将2号脚和六号脚连在一起作信号的输入端，即可方便地构成施密特触发器。图2-1-3 CB555的电路结构只要将555定时器的2号脚和6号脚接在一起，就可以构成施密特触发器。可以简记为“二六一搭”。如图2-1-4 图2-1-4 施密特触发器连接图4518BD功能：十进制同步加/减计数器4518。如图2-1-5 图2-1-54518BD 为双BCD 加计数器，该器件由两个相同的同步4 级计数器组成。计数器级为D 型触发器。具有内部可交换CP 和EN 线，用于在时钟上升沿或下降加计数。在单个单元运算中，EN 输入保持高电平，且在CP 上升沿进位。CR 线为高电平时，计数器清零。计数器在脉动模式可级联，通过将Q3 连接至下一计数器的EN 输入端可实现级联。同时后者的CP输入保持低电平。将两个4518BD串联起来，可以实现对经过555触发器的输入信号的100分频。连接图如图2-1-2所示，CP1接输入信号，CP2接D触发器的CLK输入端。DFF功能：电路图如图2-1-6所示。 图 2-1-6为D触发器。其功能是实现二分频。从而输出占空比为50%的标准秒信号，然后完成计数功能CLK端接上步中的分频器的输出端，Q接控制门U8A(74LS332D)其中一个输入端。各部分的实现结果如下图所示电源波形经555构成的斯密特触发器变形后的波形 555构成的斯密特触发器输出的信号经过二分频得到的标准秒信号第三章 系统综述，总体电路图3.1 数字频率计设计原理图3.2电路的检测方法与步骤(1) 电源测试用示波器检测产生基准时间的全波整流电路输出波形。 检验电路图如3-1-1所示，如果示波器的输出波形如图3-1-2所示。由波形图可以证明将电源信号变为标准秒信号可以正确实现。 图3-1-1图3-1-2(2) 输入检测信号 从被测信号输入端输入幅值在 1V 左右频率为 1.2KHz 左右的正弦信号检验电路如图3-2-1所示。由示波器的输出波形所示可证明已经将被测信号变为方波信号。 图3-2-1 图3-2-2(3) 控制门检测 检测控制门 U8A(74LS32D) 输出信号波形，正常时，每间隔 1S 时间，可以在荧屏上观测到被测信号的矩形波。如观测不到波形，则应检测控制门的两个输入端的信号是否正常 , 并通过进一步的检测找到故障电路，消除故障。如电路正常，或消除故障后频率计仍不能正常工作，则检测计数器电路。 (4) 计数器电路的检测 依次检测6 个计数器 74161 时钟端的输入波形，正常时，相邻计数器时钟端的波形频率依次相差 10 倍。如频率关系不一致或波形不正常，则应对计数器和反馈门的各引脚电平与波形进行检测。正常情况各电平值或波形应与电路中给出的状态一致。通过检测与分析找出原因，消除故障。如电路正常，或消除故障后频率计仍不能正常工作，则检测寄存器电路。 (5)寄存电路的检测 依次检测 74175寄存器各引脚的电平与波形。正常情况各电平值应与电路中给出的状态一致。 (6) 显示译码电路与数码管显示电路的检测 检测显示译码器7447各控制端与电源端引脚的电平，同时检测数码管各段对应引脚的电平及公共端的电平。通过检测与分析连接好电路。 第四章 总结在数字频率计的设计当中，基本完成了设计任务书中的基本要求。本课题用Mulitism软件设计，数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，联机比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。而且还存在着许多不足之处。为了能测量不同电平值与波形的周期信号的频率，必须对被测信号进行放大与整形处理，数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它可以测量正弦波、方波信号的频率。通过本设计使我们对数字频率计有更深一步的了解。参考文献：1林涛 数字电子技术基础 清华大学出版社 2006年第1版2刘南平 数字频率计设计方案 现代电子设计与制作技术M. 2004年第2版3毕满清电子技术实验与课程设计M.北京：机械工业出版社，20054张洪润电子线路与电子技术M清华大学出版社2005年5郝波数字电路M电子工业出版社2003年6 徐成, 刘彦, 李仁发, 等. 一种全同步数字频率测量方法的研究J. 电子技术应用7 魏西峰. 全同步数字频率测量方法的研究J. 现代电子技术, 2005,8 谢自美电子线路设计实验测试M华中科技大学出版社2000年9 任中民数字电子技术M清华大学出版社2005年 元件明细表序 号名 称 型号参数数量备注1运算放大器3288RT12寄存器74175N43斯密特触发器555_VIRTUAL24十分频器4518BD_5V25显示译码器7447N46计数器74161N67二分频器D_FF28显示数码管1SEVEN_SEG_COM_A_BLUE39显示数码管2SEVEN_SEG_DECIMAL_COM_A_BLUE110发光二极管LED_red111或门74LS32D112与门7409N113非门7404N114与非门7401N715指示灯PROBE_DIG_RED174LS175功能74ls175是常用的六D触发器集成电路，里面含有6组d触发器，可以用来构成寄存器,抢答器等功能部件175 为四上升沿 D 触发器，共有 54175/74175、 54S175/74S175，54LS175/74LS175 三种线路结构形式当清除端（CR ）为低电平时，输出端 Q 为低电平。 在时钟（CP）上升沿作用下，Q 与数据端（D）相一致。 当 CP 为高电平或低电平时，D 对 Q 没有影响。引出端符号 CP 时钟输入端（上升沿有效） CR 清除端（低电平有效） 1D4D 数据输入端 1Q4Q 输出端 1Q4Q 互补输出端 图15 74ls175引脚图及管脚功能和内部结构图74LS175的功能表输 入输 出RDCP1D2D3D4D1Q2Q3Q4QLLLLLH1D2D3D4D1D2D3D4DHH保 持HL保 持 555定时器555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V16V 工作，7555 可在 318V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。 555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的同相输入端的电压为 2VCC /3，C2 的反相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 C2 的输出为 0，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 C1 的输出为 0，C2 的输出为 1，可将 RS 触发器置 0，使输出为 0 电平。 应用555的应用： 图16（1）构成施密特触发器，用于TTL系统的接口，整形电路或脉冲鉴幅等； （2）构成多谐振荡器，组成信号产生电路； 如图16， 振荡周期： T=0.7（R1+2R2）C （3）构成单稳态触发器，用于定时延时整形及一些定时开关中。 555应用电路采用这3种方式中的1种或多种组合起来可以组成各种实用的电子电路，如定时器、分频器、脉冲信号发生器、元件参数和电路检测电路、玩具游戏机电路、音响告警电路、电源交换电路、频率变换电路、自动控制电路等。4518十进制同步加/减计数器4518简要说明CC4518 为双BCD 加计数器，该器件由两个相同的同步4 级计数器组成。计数器级为D 型触发器。具有内部可交换CP 和EN 线，用于在时钟上升沿或下降沿加计数。在单个单元运算中，EN 输入保持高电平，且在CP 上升沿进位。CR 线为高电平时数器清零。计数器在脉动模式可级联，通过将Q3 连接至下一计数器的EN 输入端可实现级联。同时后者的CP输入保持低电平。CC4518 提供了16 引线多层陶瓷双列直插（D）、熔封陶瓷双列直插（J）、塑料双列直插（P）和陶瓷片状载体（C）4 种封装形式。7447 工作电压5V常用的BCD 对七段显示器译码器/驱动器之IC 包装计有TTL 之7446、7447、7448、7449 与CMOS 之4511 等等。其中7446、7447 必须使用共阳极七段显示器，7448、7449、4511等则使用共阴极七段显示器。图17为7447集成电路译码器之引脚图在正常操作时，当输入DCBA=0010 则输出abcdefg=0010010。故使显示器显示2。 当输入DCBA=0110 时，输出abcdeg=1100000，显示器显示6。在7447 中尚有LT、RBI 与BI/RBO 之控制脚，其功能分述如下:该电路是由与非门、输入缓冲器和7 个与或非门组成的BCD-7 段译码器/驱动器。通常是低电平有效，高的灌入电流的输出可直接驱动显示器。7 个与非门和一个驱动器成对连接，以产生可用的BCD 数据及其补码至7 个与或非译码门。剩下的与非门和3 个输入缓冲器作为试灯输入（LT）端、灭灯输入/动态灭灯输出(BI/RBO)端及动态灭灯输入(RBI )端。 该电路接受4 位二进制编码十进制数（BCD）输入并借助于辅助输入端状态将输入数据译码后去驱动一个七段显示器。输出结构设计成能承受7 段显示所需要的相当高的电压。驱动显示器各段所需的高达24mA 的电流可以由其高性能的输出晶体管来直接提供。BCD 输入计数9 以上的显示图案是鉴定输入条件的唯一信号。 该电路有自动前、后沿灭零控制（RBI和RBO）。试灯（LT）可在端处在高电平的任何时刻去进行，该电路还含有一个灭灯输入（BI），它用来控制灯的亮度或禁止输出。 该电路在应用中可以驱动共阳极的发光二极管或直接驱动白炽灯指示器。 7447 之输出系为驱动器设计，其逻辑0 之吸入电流高达40mA，故在使用必须加入330 左右电阻加以限流，以免过大电流流经LED 而烧毁显示器。 图17 DM7447A DM5447A 引脚功能图 注：1、当需要0到15的输出功能时，灭灯输入（BI）必须为开路或保持在高逻辑电平，若不要灭掉十进制零，则动态灭灯输入（RBI）必须开路或处于高逻辑电平。2、当低逻辑电平直接加到灭灯输入（BI）时，不管其它任何输入端的电平如何，所有段的输出端都关死。3、当动态灭灯输入（RBI）和输入端A、B、C、D 都处于低电平而试灯输入(LT)为高时，则所有段的输出端进入关闭且动态灭灯输出（RBO）处于低电平（响应条件）。4、当灭灯输入/动态灭灯输出（BI/RBO）开路或保持在高电平，且将低电平加到试灯输入(LT)时，所有段的输出端都得打开。* BI/RBO 是用作灭灯输入（BI）与/或动态灭灯输出（RBO）的线与逻辑。图18 七段显示器对7447 之应用电路图741614 位二进制同步计数器（异步清除） 简要说明： 161 为可预置的 4 位二进制同步计数器，共有 54/74161 和 54/74LS161 两种线路结构型式。161 的清除端是异步的。当清除端 CLEAR 为低电平时，不管时钟 端 CLOCK 状态如何，即可完成清除功能。 161 的预置是同步的。当置入控制器 LOAD 为低电平时，在 CLOCK 上升沿作用下，输出端 QAQD 与数据输入端 AD 相一致。对于 54/74161，当 CLOCK 由低至高跳变或跳变前，如果计数控制端 ENP、 ENT 为高电平，则 LOAD 应避免由低至高电平的跳变，而 54/74LS161 无此种限制。 161 的计数是同步的，靠 CLOCK 同时加在四个触发器上而实现的。 当 ENP、ENT 均为高电平时，在 CLOCK 上升沿作用下 QAQD 同时变 化，从而消除了异步计数器中出现的计数尖峰。对于 54/74161，只 有当 CLOCk 为高电平时，ENP、ENT 才允许由高至低电平的跳变，而 54/74LS161 的 ENP、ENT 跳变与 CLOCK 无关。 161 有超前进位功能。当计数溢出时，进位输出端（RCO）输出 一个高电平脉冲，其宽度为 QA 的高电平部分。 在不外加门电路的情况下，可级联成 N 位同步计数器。 对于 54/74LS161，在 CLOCk 出现前，即使 ENP、ENT、CLEAR 发 生变化，电路的功能也不受影响。 图19 74161管脚图引出端符号：PCO 进位